JPS6350728B2 - - Google Patents
Info
- Publication number
- JPS6350728B2 JPS6350728B2 JP10399081A JP10399081A JPS6350728B2 JP S6350728 B2 JPS6350728 B2 JP S6350728B2 JP 10399081 A JP10399081 A JP 10399081A JP 10399081 A JP10399081 A JP 10399081A JP S6350728 B2 JPS6350728 B2 JP S6350728B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- output
- page data
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明は、複数の画面に渡る表示データの表示
出力制御方式に関し、特に表示出力を高速にでき
る表示出力制御方式に関する。
出力制御方式に関し、特に表示出力を高速にでき
る表示出力制御方式に関する。
従来、種々データに対し、更新、訂正、或は消
去等の処理を施すが如きデータ処理システムにお
いては、センタ装置、表示装置、制御装置を備え
センタ装置から表示装置の複数画面に渡るデータ
を制御装置に転送し、制御装置はデータを全て受
信した時点で、表示装置に対し、これら受信され
たデータを受渡し、表示出力するように構成され
ている。
去等の処理を施すが如きデータ処理システムにお
いては、センタ装置、表示装置、制御装置を備え
センタ装置から表示装置の複数画面に渡るデータ
を制御装置に転送し、制御装置はデータを全て受
信した時点で、表示装置に対し、これら受信され
たデータを受渡し、表示出力するように構成され
ている。
しかしながら、こうした従来の方式であると制
御装置に全てのデータが受信されなければ、表示
出力はなされず、センタ装置がデータを発した時
点から表示画面に表示出力する迄の時間が長いと
いう欠点を有している。
御装置に全てのデータが受信されなければ、表示
出力はなされず、センタ装置がデータを発した時
点から表示画面に表示出力する迄の時間が長いと
いう欠点を有している。
従つて、本発明の目的はこうした従来の欠点を
取除くべく即座に出力が可能な表示出力制御方式
を提供する事にある。
取除くべく即座に出力が可能な表示出力制御方式
を提供する事にある。
上記目的を達成するために本発明では、複数画
面に渡るデータについては、先頭画面のデータを
受信したら即座に表示装置に供給して先頭画面の
データを表示出力させ、後続するデータについて
は画面の順序が区別でき、どこに格納されている
のかが判るような論理的な結合（以下キユーイン
グ）を行うようにしておくものである。
面に渡るデータについては、先頭画面のデータを
受信したら即座に表示装置に供給して先頭画面の
データを表示出力させ、後続するデータについて
は画面の順序が区別でき、どこに格納されている
のかが判るような論理的な結合（以下キユーイン
グ）を行うようにしておくものである。
以下本発明を実施例を基に詳述する。
図面は本発明の実施例のブロツク図を示す。
図中、CPUはセンタ装置（以下ホストと称す）
であり、表示出力すべきデータを発生するデータ
発生手段、Ｄは表示部（以下デイスプレイと称
す）、Ｋはキーボード、TCはターミナルコントロ
ーラであつて、表示制御部DC及びホストCPUと
の間の中継制御を司るもの、OSは処理制御部で
あつて、表示部Ｄに１画面分の単位の画面データ
（以後ページデータと称する）を供給する機能を
含むもの、LAPはラインコントローラであつて、
ポストCPUとの間でデータ授受を行うもの、
QCTはキユーコントローラであり、キユーイン
グ制御を行うもの、MEMはメモリであつて、各
ページデータP1〜Piを格納するもの、PQTはペ
ージングキユーターミナルであり、受信されたデ
ータの先頭のページデータの格納アドレスＨ、最
終ページデータのアドレスＴ、現在処理中のアド
レスＣを格納するものである。
であり、表示出力すべきデータを発生するデータ
発生手段、Ｄは表示部（以下デイスプレイと称
す）、Ｋはキーボード、TCはターミナルコントロ
ーラであつて、表示制御部DC及びホストCPUと
の間の中継制御を司るもの、OSは処理制御部で
あつて、表示部Ｄに１画面分の単位の画面データ
（以後ページデータと称する）を供給する機能を
含むもの、LAPはラインコントローラであつて、
ポストCPUとの間でデータ授受を行うもの、
QCTはキユーコントローラであり、キユーイン
グ制御を行うもの、MEMはメモリであつて、各
ページデータP1〜Piを格納するもの、PQTはペ
ージングキユーターミナルであり、受信されたデ
ータの先頭のページデータの格納アドレスＨ、最
終ページデータのアドレスＴ、現在処理中のアド
レスＣを格納するものである。
動作を説明する。
ポストCPUが複数画面に渡るページデータを
順次ラインコントローラLAPに転送する。ライ
ンコントローラLAPはデータが受信されると、
受信される毎に順次パツケージコントローラ
PACにデータを受渡す。
順次ラインコントローラLAPに転送する。ライ
ンコントローラLAPはデータが受信されると、
受信される毎に順次パツケージコントローラ
PACにデータを受渡す。
パツケージコントローラPACは、受渡された
データを一画面分だけ転送する。また受信と同時
に、キユーイングコントローラQCTにこの受信
データを供給する。キユーイングコントローラ
QCTは、メモリMEMに受信データの格納エリア
を確保し、キユーイングターミナルPQTの先頭
ページデータＰの格納アドレスＨ（以下ヘツドと
称す）、最終ページデータの格納アドレスＴ（以下
テイルと称す）及び現在処理中のページデータ格
納アドレスＣ（以下カレントと称する）をセツト
する。即ち、この時にはヘツドＨ、テイルＴ及び
カレントＣは、同一のページデータのアドレスを
指す。パツケージコントローラPACは、一旦ペ
ージデータを処理制御部OSに出力した以後にラ
インコントローラLAPから受渡されるページデ
ータを、キユーイングコントローラQCTに供給
する。
データを一画面分だけ転送する。また受信と同時
に、キユーイングコントローラQCTにこの受信
データを供給する。キユーイングコントローラ
QCTは、メモリMEMに受信データの格納エリア
を確保し、キユーイングターミナルPQTの先頭
ページデータＰの格納アドレスＨ（以下ヘツドと
称す）、最終ページデータの格納アドレスＴ（以下
テイルと称す）及び現在処理中のページデータ格
納アドレスＣ（以下カレントと称する）をセツト
する。即ち、この時にはヘツドＨ、テイルＴ及び
カレントＣは、同一のページデータのアドレスを
指す。パツケージコントローラPACは、一旦ペ
ージデータを処理制御部OSに出力した以後にラ
インコントローラLAPから受渡されるページデ
ータを、キユーイングコントローラQCTに供給
する。
キユーイングコントローラQCTは以後ページ
データが受渡されると、テイルＴの示すアドレス
に格納されたページデータP1ラベルＬに記録さ
れるデータを、次のページデータが格納されるア
ドレスに更新するとともに、キユーイングターミ
ナルPQTのテイル部Ｔを、当該次のページデー
タP2が格納されるアドレスに変更する。これに
より、ページデータP1とP2とが論理結合される。
以下同様にして次々とラインコントローラLAP
〜パツケージコントローラPACを介し、論理結
合された状態で、メモリMEM内に各ページデー
タP3，P4……Piが格納されてゆく。
データが受渡されると、テイルＴの示すアドレス
に格納されたページデータP1ラベルＬに記録さ
れるデータを、次のページデータが格納されるア
ドレスに更新するとともに、キユーイングターミ
ナルPQTのテイル部Ｔを、当該次のページデー
タP2が格納されるアドレスに変更する。これに
より、ページデータP1とP2とが論理結合される。
以下同様にして次々とラインコントローラLAP
〜パツケージコントローラPACを介し、論理結
合された状態で、メモリMEM内に各ページデー
タP3，P4……Piが格納されてゆく。
一方、処理制御部OSは前述の如くして受渡さ
れたページデータを表示部Ｄに供給し、表示出力
する。この表示を見てオペレータはキーボードＫ
を操作し、データ入力する。
れたページデータを表示部Ｄに供給し、表示出力
する。この表示を見てオペレータはキーボードＫ
を操作し、データ入力する。
また、次のページデータを必要とする際にはオ
ペレータはこの旨データをキーボードＫより入力
する。処理制御部OSはこのデータをパツケージ
コントローラに受渡す。パツケージコントローラ
PACは次ページデータの要求である事を判別し、
キユーイングコントローラQCTに次のデータを
アクセスする旨通知する。
ペレータはこの旨データをキーボードＫより入力
する。処理制御部OSはこのデータをパツケージ
コントローラに受渡す。パツケージコントローラ
PACは次ページデータの要求である事を判別し、
キユーイングコントローラQCTに次のデータを
アクセスする旨通知する。
キユーイングコントローラQCTは、この指示
に基きキユーイングターミナルのカレント部Ｃを
読出し、現在表示出力中のページデータP1の格
納アドレスを検出し、当該アドレスをアクセス
し、ページデータP1の前記ラベルＬを読出す。
ラベルＬには前述の如く、次のページデータP2
のアドレスが書込まれているから、このページデ
ータP2のアドレスをキユーイングコントローラ
QCTは取出し、パツケージコントローラPACに
受渡す。パツケージコントローラPACは受渡さ
れたページアドレスで、メモリMEMをアクセス
し、当該ページデータP2を読出し、処理制御部
OSに供給する。処理制御部OSは受渡されたデー
タについて表示部Ｄにこのデータを供給し、表示
出力する。
に基きキユーイングターミナルのカレント部Ｃを
読出し、現在表示出力中のページデータP1の格
納アドレスを検出し、当該アドレスをアクセス
し、ページデータP1の前記ラベルＬを読出す。
ラベルＬには前述の如く、次のページデータP2
のアドレスが書込まれているから、このページデ
ータP2のアドレスをキユーイングコントローラ
QCTは取出し、パツケージコントローラPACに
受渡す。パツケージコントローラPACは受渡さ
れたページアドレスで、メモリMEMをアクセス
し、当該ページデータP2を読出し、処理制御部
OSに供給する。処理制御部OSは受渡されたデー
タについて表示部Ｄにこのデータを供給し、表示
出力する。
以下同様にして次のページデータのキーボード
からの要求に応じ、キユーイングされているペー
ジデータを読出し、表示出力するようにされる。
からの要求に応じ、キユーイングされているペー
ジデータを読出し、表示出力するようにされる。
以上説明した様に本発明によれば、パツケージ
コントローラPAC即ち、表示データを所定量供
給する手段が、ホストCPU即ち、表示データ出
力手段から供給される複数ページの各ページデー
タを受信した時、先ず、表示出力する処理制御部
OSにページデータを供給し、以後受渡されるペ
ージデータについては、先頭ページデータにキユ
ーイングするようにしたから、表示出力タイミン
グを従来のパツケージコントローラに全てのペー
ジデータが受渡された時、表示出力するものに比
し早くできる効果を奏し得る。
コントローラPAC即ち、表示データを所定量供
給する手段が、ホストCPU即ち、表示データ出
力手段から供給される複数ページの各ページデー
タを受信した時、先ず、表示出力する処理制御部
OSにページデータを供給し、以後受渡されるペ
ージデータについては、先頭ページデータにキユ
ーイングするようにしたから、表示出力タイミン
グを従来のパツケージコントローラに全てのペー
ジデータが受渡された時、表示出力するものに比
し早くできる効果を奏し得る。
図面は本発明の一実施例のブロツク図である。
図中、CPCはセンタ装置、TCはターミナルコ
ントローラ、Ｄは表示部、OSは処理制御部、
PQTはキユーイングターミナル、MEMはメモ
リ、P1，P2……はページデータ、PACはパツケ
ージコントローラである。
ントローラ、Ｄは表示部、OSは処理制御部、
PQTはキユーイングターミナル、MEMはメモ
リ、P1，P2……はページデータ、PACはパツケ
ージコントローラである。
Claims (1)
- １ 所定量のデータを単位の画面上に表示出力可
能な表示装置と、該表示装置に対し、複数の画面
のデータを出力する表示データ出力手段とを備
え、該表示装置に該出力データを順次表示する表
示出力制御方式において、表示データが出力され
た際、該表示データを該所定量表示装置に供給す
る手段と、該所定量の表示データに続く表示デー
タを所定量毎に格納するメモリと、該所定量毎に
格納された各表示データを、出力順序に応じて連
結するためキユーイング処理を行うキユーイング
制御手段とを備え、所定量の表示データが出力さ
れた時点で該表示データを表示することを特徴と
する表示出力制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10399081A JPS585835A (ja) | 1981-07-03 | 1981-07-03 | 表示出力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10399081A JPS585835A (ja) | 1981-07-03 | 1981-07-03 | 表示出力制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS585835A JPS585835A (ja) | 1983-01-13 |
| JPS6350728B2 true JPS6350728B2 (ja) | 1988-10-11 |
Family
ID=14368734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10399081A Granted JPS585835A (ja) | 1981-07-03 | 1981-07-03 | 表示出力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS585835A (ja) |
-
1981
- 1981-07-03 JP JP10399081A patent/JPS585835A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS585835A (ja) | 1983-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4910704A (en) | Terminal controller with buffer memories storing edited screen data and control method therefor | |
| TW319853B (en) | A method and apparatus for executing commands in a graphics controller chip | |
| JP3756215B2 (ja) | インタフェイスコントローラおよび方法 | |
| JP2665836B2 (ja) | 液晶表示制御装置 | |
| JPS6049951B2 (ja) | 一斉指示信号送出回路 | |
| US5239626A (en) | Display and drawing control system | |
| JPS59178487A (ja) | デイスプレイ装置 | |
| JPH06250965A (ja) | 入出力制御装置 | |
| JPH01116682A (ja) | 監視表示装置 | |
| JPH04107595A (ja) | 表示システム | |
| JPS585835A (ja) | 表示出力制御方式 | |
| JP2830239B2 (ja) | 入力表示制御装置 | |
| JPS6115450B2 (ja) | ||
| JPH02196326A (ja) | ビットマップディスプレイによるキャラクタ表示装置 | |
| JPH0399317A (ja) | 画像処理装置 | |
| JPH0423290B2 (ja) | ||
| JPH0215355A (ja) | コンピュータ表示システム | |
| JPS61193255A (ja) | 高速中央処理装置の動作方法 | |
| JPH04324497A (ja) | マルチウィンドウシステム | |
| JPH03223974A (ja) | 画像データ処理装置 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPH06131292A (ja) | データ転送方式 | |
| JPH06102857A (ja) | フレームバッファアクセス装置 | |
| JPS6116086A (ja) | メモリ制御方式 | |
| JPS6273328A (ja) | オンライン端末画面表示制御装置 |