JPS61193255A - 高速中央処理装置の動作方法 - Google Patents
高速中央処理装置の動作方法Info
- Publication number
- JPS61193255A JPS61193255A JP60032085A JP3208585A JPS61193255A JP S61193255 A JPS61193255 A JP S61193255A JP 60032085 A JP60032085 A JP 60032085A JP 3208585 A JP3208585 A JP 3208585A JP S61193255 A JPS61193255 A JP S61193255A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- central processing
- speed
- control
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、データ処理用の高速中央処理装置の動作方法
に関するものである。
に関するものである。
従来の技術
従来の高速中央処理装置の動作方法を第２図によって説
明すると、１０１は１命令サイクルが数十ｎ５ｅｃ〜百
数＋ｎ５ｅｃの高速動作を行なう高速中央処理装置（Ｃ
ＰＵ）であり、この高速中央処理装置はプログラムメモ
リとして高速アクセスが可能な高速ＲＯＭ（リードオン
リメモリ）１０２とアドレス線１０３．データ線１０４
及び制御線１０５で接続されている。１０６は高速中央
処理装置１０１を用いた装置の制御中央処理装置であり
、装置の管理、制御と共に制御線１０７により中央処理
装置１０１の管理、制御を行なう。この制御中央処理装
置１０６はプログラムメモリとして汎用ＲＯＭ（リード
オンリメモリ）１０８とアドレス線１０９．データ線１
１０及び制御線１１１で接続されている。この汎用ＲＯ
Ｍ１０８は制御中央処理装置１０６がそれほど高速動作
をしないため、高速ＲＯＭ１０２のように高速アクセス
を必要としない。
明すると、１０１は１命令サイクルが数十ｎ５ｅｃ〜百
数＋ｎ５ｅｃの高速動作を行なう高速中央処理装置（Ｃ
ＰＵ）であり、この高速中央処理装置はプログラムメモ
リとして高速アクセスが可能な高速ＲＯＭ（リードオン
リメモリ）１０２とアドレス線１０３．データ線１０４
及び制御線１０５で接続されている。１０６は高速中央
処理装置１０１を用いた装置の制御中央処理装置であり
、装置の管理、制御と共に制御線１０７により中央処理
装置１０１の管理、制御を行なう。この制御中央処理装
置１０６はプログラムメモリとして汎用ＲＯＭ（リード
オンリメモリ）１０８とアドレス線１０９．データ線１
１０及び制御線１１１で接続されている。この汎用ＲＯ
Ｍ１０８は制御中央処理装置１０６がそれほど高速動作
をしないため、高速ＲＯＭ１０２のように高速アクセス
を必要としない。
而して制御中央処理装置１０６は汎用ＲＯＭ１０８をプ
ログラムメモリとして動作し、高速中央処理装置１０１
の動作の制御、管理を行なう。
ログラムメモリとして動作し、高速中央処理装置１０１
の動作の制御、管理を行なう。
今、制御中央処理装置１０６が高速中央処理装置１０１
に対して起動指示を出したとすると、高速中央処理装置
１０１は高速ＲＯＭ１０２をプログラムメモリとして動
作を開始する。
に対して起動指示を出したとすると、高速中央処理装置
１０１は高速ＲＯＭ１０２をプログラムメモリとして動
作を開始する。
発明が解決しようとする問題点
しかしながら、上記従来の動作方法によれば、高速中央
処理装置１０１が１命令サイクル、数十ｎ５ｅｃ〜百数
十ｎ５ｅｃと非常に高速動作を行なうため、プログラム
メモリである高速ＲＯＭ１０２は数十ｎ５ｅｃで動作す
る必要があり、一般に用いられている汎用のＲＯＭを使
用することができない。
処理装置１０１が１命令サイクル、数十ｎ５ｅｃ〜百数
十ｎ５ｅｃと非常に高速動作を行なうため、プログラム
メモリである高速ＲＯＭ１０２は数十ｎ５ｅｃで動作す
る必要があり、一般に用いられている汎用のＲＯＭを使
用することができない。
このため、消費電力が大きくなるばかりでなく、メモリ
サイズに制限があり、しかも高価となり、従って、装置
全体の消費電力が大きくなり、スペースも拡大し、また
コストアップとなる等の問題があった０ そこで本発明は、上記従来例の欠点を除去するものであ
り、高速中央処理装置を低消費電力で動作させることが
でき、また省スペース化及び低コスト化を図ることがで
きるようにした高速中央部問題キ解決するための手段 そして上記問題点を解決するだめの本発明の技術的な手
段は、高速中央処理装置のプログラムを制御中央処理装
置のプログラムメモリであるＲＯＭに書き込み、このプ
ログラムを上記ＲＯＭから上記制御中央処理装置により
上記高速中央処理装置用のプログラムメモリである高速
ＲＡＭへ転送し然る後、この高速ＲＡＭをプログラムメ
モリとして高速中央処理装置を動作させるようにしたも
のである。
サイズに制限があり、しかも高価となり、従って、装置
全体の消費電力が大きくなり、スペースも拡大し、また
コストアップとなる等の問題があった０ そこで本発明は、上記従来例の欠点を除去するものであ
り、高速中央処理装置を低消費電力で動作させることが
でき、また省スペース化及び低コスト化を図ることがで
きるようにした高速中央部問題キ解決するための手段 そして上記問題点を解決するだめの本発明の技術的な手
段は、高速中央処理装置のプログラムを制御中央処理装
置のプログラムメモリであるＲＯＭに書き込み、このプ
ログラムを上記ＲＯＭから上記制御中央処理装置により
上記高速中央処理装置用のプログラムメモリである高速
ＲＡＭへ転送し然る後、この高速ＲＡＭをプログラムメ
モリとして高速中央処理装置を動作させるようにしたも
のである。
作 用
したがって、本発明によればプログラムメモリとして特
別に高速ＲＯＭを用いることなく風月のＲＯＭを用いる
ことができ、全体として低消費電力化、省スペース化、
低コスト化を図ることができるという作用を有する。
別に高速ＲＯＭを用いることなく風月のＲＯＭを用いる
ことができ、全体として低消費電力化、省スペース化、
低コスト化を図ることができるという作用を有する。
実施例
以下、本発明の高速中央処理装置の動作方法の一実施例
を図面に基づいて詳細に説明する。第１図において、１
は高速中央処理装置（ＣＰＵ）。
を図面に基づいて詳細に説明する。第１図において、１
は高速中央処理装置（ＣＰＵ）。
２は高速中央処理装置のプログラムメモリである高速Ｒ
ＡＭ（ランダムアクセスメモリ）、３は選択回路、４は
制御中央処理装置（ＣＰＵ ）、ｓは制御中央処理装置
４のプログラムメモリである汎用ＲＯＭ（リードオンリ
メモリ）で、一部に高速中央処理装置１のプログラムが
書き込まれている。
ＡＭ（ランダムアクセスメモリ）、３は選択回路、４は
制御中央処理装置（ＣＰＵ ）、ｓは制御中央処理装置
４のプログラムメモリである汎用ＲＯＭ（リードオンリ
メモリ）で、一部に高速中央処理装置１のプログラムが
書き込まれている。
制御す央処理装置４は制御線６と７により高速中央処理
装置１と選択回路３に接続されている。高速中央処理装
置１と選択回路３及び選択回路３と高速ＲＡＭ２はそれ
ぞれアドレス線８，９．データ線１．０ 、１１及び制
御線１２．１３により接続され、制御中央処理装置４は
汎用ＲＯＭ５とアドレス線１４．データ線１５及び制御
線１６で接続され、また制御中央処理装置４は選択回路
３とアドレス線１７．データ線１８及び制御線１９で接
続されている。従って、制御中央処理装置４からの指示
によりいずれかのアドレス線８．１７．データ線１０．
１８及び制御線１２．１９を選択しそれらをアドレス線
９．データ線１１及び制御線１３により高速ＲＡＭ２へ
接続す不ようになっている。
装置１と選択回路３に接続されている。高速中央処理装
置１と選択回路３及び選択回路３と高速ＲＡＭ２はそれ
ぞれアドレス線８，９．データ線１．０ 、１１及び制
御線１２．１３により接続され、制御中央処理装置４は
汎用ＲＯＭ５とアドレス線１４．データ線１５及び制御
線１６で接続され、また制御中央処理装置４は選択回路
３とアドレス線１７．データ線１８及び制御線１９で接
続されている。従って、制御中央処理装置４からの指示
によりいずれかのアドレス線８．１７．データ線１０．
１８及び制御線１２．１９を選択しそれらをアドレス線
９．データ線１１及び制御線１３により高速ＲＡＭ２へ
接続す不ようになっている。
而して制御中央処理装置４は汎用ＲＯＭｇをプログラム
メモリとして動作し、高速中央処理装置１を起動する以
前に選択回路３により制御中央処理装置４Ｏ７）’レス
ｌｓ１４ 、１７ 、データ線１６゜１８及び制御線１
６．１９を選択し、汎用ＲＯＭ６から高速中央処理装置
１のプログラムを高速ＲＡＭ２へ接続する。制御中央処
理装置４は上記プログラム転送が終了したら、選択回路
３を切シ換えて高速中央処理装置１のアドレス線８．デ
ータ線１ｏ及び制御線１２をアドレス線９．データ線１
１及び制御線１３により高速ＲＡＭ８へ接続する。然る
後、制御中央処理装置４が制御線６により高速中央処理
装置１に対して起動指示を卑見以後、高速中央処理装置
１は高速ＲＡＭ２をプログラムメモリとして動作させる
ことができる。
メモリとして動作し、高速中央処理装置１を起動する以
前に選択回路３により制御中央処理装置４Ｏ７）’レス
ｌｓ１４ 、１７ 、データ線１６゜１８及び制御線１
６．１９を選択し、汎用ＲＯＭ６から高速中央処理装置
１のプログラムを高速ＲＡＭ２へ接続する。制御中央処
理装置４は上記プログラム転送が終了したら、選択回路
３を切シ換えて高速中央処理装置１のアドレス線８．デ
ータ線１ｏ及び制御線１２をアドレス線９．データ線１
１及び制御線１３により高速ＲＡＭ８へ接続する。然る
後、制御中央処理装置４が制御線６により高速中央処理
装置１に対して起動指示を卑見以後、高速中央処理装置
１は高速ＲＡＭ２をプログラムメモリとして動作させる
ことができる。
このように本実施例においては、高速中央処理装置１の
プログラムメモリとして高速ＲＡＭ２を使用しているの
で、高速動作用でもメモリサイズに比較的制限がなく、
プログラムサイズが大きくても全体のＲＡＭの個数は少
なくて済み、省スペ−スで構成できる。また、単体での
消費電力が高速ＲＯＭに比べて少ない上に全体の個数も
少なくてよいので、低消費電力化が可能である。また、
単体でのコストも安いため、全体で低コスト化を図るこ
とができる。更に本実施例においては、制御中央処理装
置４のプログラムメモリとして、汎用ＲＯＭ５を用い、
この汎用ＲＯＭは高速動作を必要としないので、大容量
のものを使用することができ、従って異なったプログラ
ムを書き込んでおき、転送するプログラムを変えること
により、同一ハードウェアで異なったプログラムを実用
することができる。
プログラムメモリとして高速ＲＡＭ２を使用しているの
で、高速動作用でもメモリサイズに比較的制限がなく、
プログラムサイズが大きくても全体のＲＡＭの個数は少
なくて済み、省スペ−スで構成できる。また、単体での
消費電力が高速ＲＯＭに比べて少ない上に全体の個数も
少なくてよいので、低消費電力化が可能である。また、
単体でのコストも安いため、全体で低コスト化を図るこ
とができる。更に本実施例においては、制御中央処理装
置４のプログラムメモリとして、汎用ＲＯＭ５を用い、
この汎用ＲＯＭは高速動作を必要としないので、大容量
のものを使用することができ、従って異なったプログラ
ムを書き込んでおき、転送するプログラムを変えること
により、同一ハードウェアで異なったプログラムを実用
することができる。
発明の効果
以上の説明よシ明らかなように本発明によれば、高速中
央処理装置のプログラムメモリとして高速ＲＡＭを用い
、高速中央処理装置のプログラムは制御中央処理装置の
プログラムメモリから高速中央処理装置起動前に、上記
高速ＲＡＭへ転送し、高速中央処理装置は上記高速ＲＡ
Ｍをプログラムメモ°りとして動作するようにしている
。従って、従来のように高速中央処理装置のプログラム
メモリとして高速ＲＯＭを用いるのに比べて、低消費電
力化、省スペース化及び低コスト化を図ることができる
。
央処理装置のプログラムメモリとして高速ＲＡＭを用い
、高速中央処理装置のプログラムは制御中央処理装置の
プログラムメモリから高速中央処理装置起動前に、上記
高速ＲＡＭへ転送し、高速中央処理装置は上記高速ＲＡ
Ｍをプログラムメモ°りとして動作するようにしている
。従って、従来のように高速中央処理装置のプログラム
メモリとして高速ＲＯＭを用いるのに比べて、低消費電
力化、省スペース化及び低コスト化を図ることができる
。
第１図は本発明の高速中央処理装置の動作方法の一実施
例を示すブロック図、第２図は従来の高速中央処理装置
の動作方法を示すブロック図である。 １・・・・・・高速中央処理装置、２・・・・・・高速
ＲＡＭ、３・・・・・・選択回路、４・・・・・・制御
中央処理装置、５・・・・・・汎用ＲＯＭ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
例を示すブロック図、第２図は従来の高速中央処理装置
の動作方法を示すブロック図である。 １・・・・・・高速中央処理装置、２・・・・・・高速
ＲＡＭ、３・・・・・・選択回路、４・・・・・・制御
中央処理装置、５・・・・・・汎用ＲＯＭ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- 高速中央処理装置のプログラムを制御中央処理装置のプ
ログラムメモリであるＲＯＭに書き込み、このプログラ
ムを上記ＲＯＭから上記中央処理装置により上記制御中
央処理装置用のプログラムメモリである高速ＲＡＭへ転
送し、然る後、この高速ＲＡＭをプログラムメモリとし
て高速中央処理装置を動作させることを特徴とする高速
中央処理装置の動作方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60032085A JPS61193255A (ja) | 1985-02-20 | 1985-02-20 | 高速中央処理装置の動作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60032085A JPS61193255A (ja) | 1985-02-20 | 1985-02-20 | 高速中央処理装置の動作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61193255A true JPS61193255A (ja) | 1986-08-27 |
Family
ID=12349039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60032085A Pending JPS61193255A (ja) | 1985-02-20 | 1985-02-20 | 高速中央処理装置の動作方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61193255A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6438862A (en) * | 1987-08-05 | 1989-02-09 | Yaskawa Denki Seisakusho Kk | Program transfer system |
| JPS6466770A (en) * | 1987-09-08 | 1989-03-13 | Fujitsu Ltd | Data storing system for large capacity processor |
-
1985
- 1985-02-20 JP JP60032085A patent/JPS61193255A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6438862A (en) * | 1987-08-05 | 1989-02-09 | Yaskawa Denki Seisakusho Kk | Program transfer system |
| JPS6466770A (en) * | 1987-09-08 | 1989-03-13 | Fujitsu Ltd | Data storing system for large capacity processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02235156A (ja) | 情報処理装置 | |
| JP4054090B2 (ja) | 記憶容量を増大可能なビデオ・バッファ及びその提供方法 | |
| JPS61193255A (ja) | 高速中央処理装置の動作方法 | |
| JPH03209543A (ja) | パーソナルコンピュータ | |
| JPH10124386A (ja) | 携帯情報端末 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JPS6113628B2 (ja) | ||
| JPS6139126A (ja) | 磁気テ−プ記録装置 | |
| JP2785855B2 (ja) | 情報処理装置 | |
| JP2002318779A (ja) | デバイス装置とそのレジスタのアクセス方法 | |
| JPH04177452A (ja) | 情報処理装置 | |
| JPS61221835A (ja) | 記憶装置制御方式 | |
| JPS59180755A (ja) | トレ−ス方式 | |
| JPS619684A (ja) | デフオルト画面表示方式 | |
| JPH0354653A (ja) | マイクロプロセッサの固定データ書込方法 | |
| JPS62202255A (ja) | Ｄｍａ転送制御装置 | |
| JPH03280146A (ja) | パーソナルコンピュータ | |
| JPH1011351A (ja) | コンピュータシステム | |
| JPS59157758A (ja) | 磁気記憶装置の共通制御方式 | |
| JPS61133465A (ja) | Ｃｐｕの切換方法 | |
| JPS62241048A (ja) | 増設メモリのアドレツシング方式 | |
| JPS61150047A (ja) | 遠方監視制御装置 | |
| JPS6175388A (ja) | 表示処理装置 | |
| JPH0352041A (ja) | ローカルメモリ制御回路 |