JPH0423290B2 - - Google Patents
Info
- Publication number
- JPH0423290B2 JPH0423290B2 JP56200279A JP20027981A JPH0423290B2 JP H0423290 B2 JPH0423290 B2 JP H0423290B2 JP 56200279 A JP56200279 A JP 56200279A JP 20027981 A JP20027981 A JP 20027981A JP H0423290 B2 JPH0423290 B2 JP H0423290B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- crt
- display
- address
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Computer Display Output (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明はCRT等のデイスプレイターミナルを
備えた情報処理システムにおける通信制御方式に
関する。
備えた情報処理システムにおける通信制御方式に
関する。
CRTターミナルを備えた情報処理システムに
おいて、従来におけるCRT制御関係の制御マク
ロ命令は、例えば、次に示すようにCRTアドレ
ス制御命令、表示又は入力命令、及び画面修飾
（ブリンク、反転、1/2輝度等）命令により行なわ
れている。
おいて、従来におけるCRT制御関係の制御マク
ロ命令は、例えば、次に示すようにCRTアドレ
ス制御命令、表示又は入力命令、及び画面修飾
（ブリンク、反転、1/2輝度等）命令により行なわ
れている。
(イ) CRTアドレス制御命令
CNTL DAD n1，n2
CNTL IAD n1，n2
CNTL ADR アドレス格納エリアドレス
(ロ) 表示命令…DISPLAY表示データ
(ハ) 入力命令…INPUT入力データ格納エリアア
ドレス (ニ) 表示及び入力命令…ACCEPT表示データ、
入力データ格納エリアアドレス (ホ) 枠取り、フラグ表示命令…CNTL命令 上記の命令において「CNTL」は制御命令、
「DAD」はデイスプレイアドレス指定、n1は行ア
ドレス、n2は列アドレス、「IAD」はインプツト
アドレス指定を示している。
ドレス (ニ) 表示及び入力命令…ACCEPT表示データ、
入力データ格納エリアアドレス (ホ) 枠取り、フラグ表示命令…CNTL命令 上記の命令において「CNTL」は制御命令、
「DAD」はデイスプレイアドレス指定、n1は行ア
ドレス、n2は列アドレス、「IAD」はインプツト
アドレス指定を示している。
しかして、上記の命令体系を使用してCRT画
面制御プログラムを作成すると、第１図に示すよ
うにアドレス制御命令と、表示又は入力命令が対
となるシーケンスで指示される。従つて、上記シ
ーケンスでプログラミングされたプログラムを実
行する場合、スタンドアロンタイプの計算機シス
テムでは何等問題は生じないが、CRTターミナ
ルを回線（構内回線も含む）を経由して処理する
場合は、第２図に示すように本体システムと
CRTターミナルとの間において、CNTLの送
信／応答、DISPLAYの送信／応答の計４回の通
信が必要であり、コミユニケーシヨン回数が多
く、処理速度が遅くなるという問題があつた。
面制御プログラムを作成すると、第１図に示すよ
うにアドレス制御命令と、表示又は入力命令が対
となるシーケンスで指示される。従つて、上記シ
ーケンスでプログラミングされたプログラムを実
行する場合、スタンドアロンタイプの計算機シス
テムでは何等問題は生じないが、CRTターミナ
ルを回線（構内回線も含む）を経由して処理する
場合は、第２図に示すように本体システムと
CRTターミナルとの間において、CNTLの送
信／応答、DISPLAYの送信／応答の計４回の通
信が必要であり、コミユニケーシヨン回数が多
く、処理速度が遅くなるという問題があつた。
本発明は上記の点に鑑みてなされたもので、
CRTアドレス制御命令は、それ自体ではあまり
意味を有しておらず、その後指令される表示又は
入力制御命令の発行時に意味を有する。
CRTアドレス制御命令は、それ自体ではあまり
意味を有しておらず、その後指令される表示又は
入力制御命令の発行時に意味を有する。
そこで回線経由によつてCRTターミナルを制
御する場合、CRTアドレス制御命令と表示又は
入力制御命令を対にして１回の送信で処理するこ
とにより回線上のコミユニケーシヨン回数が送
信／応答の２回の通信で済み、従来の1/2にする
ことができ、処理速度の向上を計ることができる
通信制御方式を提供することを目的とする。
御する場合、CRTアドレス制御命令と表示又は
入力制御命令を対にして１回の送信で処理するこ
とにより回線上のコミユニケーシヨン回数が送
信／応答の２回の通信で済み、従来の1/2にする
ことができ、処理速度の向上を計ることができる
通信制御方式を提供することを目的とする。
以下図面を参照して本発明の一実施例を説明す
る。第３図において１１は本体計算機で、プログ
ラムメモリ１２及びこのプログラムメモリ１２か
ら読出される問題プログラムを合成する画面制御
命令合成部１３を備えている。上記プログラムメ
モリ１２に書込まれる問題プログラムは、一般的
にユーザ作成プログラムを意味し、例えばアプリ
ケーシヨンプログラム等であり、OS（オペレーシ
ヨンシステム）以外のプログラムである。又、画
面制御命令合成部１３は詳細を後述するように、
CRTアドレス制御命令と表示又は入力制御マク
ロ命令を合成するもので、その合成命令を通信制
御装置１４へ出力する。この通信制御装置１４
は、CRTターミナル１５1〜１５ｎに対し、回線
を経由してデータの通信制御を行なう。
る。第３図において１１は本体計算機で、プログ
ラムメモリ１２及びこのプログラムメモリ１２か
ら読出される問題プログラムを合成する画面制御
命令合成部１３を備えている。上記プログラムメ
モリ１２に書込まれる問題プログラムは、一般的
にユーザ作成プログラムを意味し、例えばアプリ
ケーシヨンプログラム等であり、OS（オペレーシ
ヨンシステム）以外のプログラムである。又、画
面制御命令合成部１３は詳細を後述するように、
CRTアドレス制御命令と表示又は入力制御マク
ロ命令を合成するもので、その合成命令を通信制
御装置１４へ出力する。この通信制御装置１４
は、CRTターミナル１５1〜１５ｎに対し、回線
を経由してデータの通信制御を行なう。
次に上記画面制御命令合成部１３の詳細につい
て第４図により説明する。第４図において２１は
インストラクシヨン判断部で、プログラメモリ１
２から読出されるプログラムの内容つまりインス
トクラシヨンを判断し、CRTアドレス制御命令
であつた場合にはアドレスセーブメモリ２２に送
つて記憶される。又、インストラクシヨン判断部
２１は、入力プログラムが表示又は入力命令であ
ると判断した場合は、その命令を制御バツフア２
３へ出力すると共に、アドレスセーブメモリ２２
にセーブしておいたCRTアドレス制御命令を制
御バツフア２３へ読出す。そして、この制御バツ
フア２３で上記CRTアドレス制御命令と表示又
は入力命令を合成記憶し、その記憶内容を通信制
御装置１４へ送出する。又、インストラクシヨン
判断部２１がプログラムメリ１２からのプログラ
ムが、CRTアドレス制御命令、表示命令、入力
命令の何れでもないと判断した場合、その命令に
対する処理が行なわれる。
て第４図により説明する。第４図において２１は
インストラクシヨン判断部で、プログラメモリ１
２から読出されるプログラムの内容つまりインス
トクラシヨンを判断し、CRTアドレス制御命令
であつた場合にはアドレスセーブメモリ２２に送
つて記憶される。又、インストラクシヨン判断部
２１は、入力プログラムが表示又は入力命令であ
ると判断した場合は、その命令を制御バツフア２
３へ出力すると共に、アドレスセーブメモリ２２
にセーブしておいたCRTアドレス制御命令を制
御バツフア２３へ読出す。そして、この制御バツ
フア２３で上記CRTアドレス制御命令と表示又
は入力命令を合成記憶し、その記憶内容を通信制
御装置１４へ送出する。又、インストラクシヨン
判断部２１がプログラムメリ１２からのプログラ
ムが、CRTアドレス制御命令、表示命令、入力
命令の何れでもないと判断した場合、その命令に
対する処理が行なわれる。
次に上記実施例の動作について第５図のフロー
チヤートを参照して説明する。本体計算機１１が
CRTターミナル１５1〜１５oに対して命令を与
える場合、プログラムメモリ１２から問題プログ
ラムを読出し、まず、インストラクシヨン判断部
２１において第５図のステツプS1に示すように
CRTアドレス制御命令であるか否かを判断する。
そして、このステツプS1において、CRTアドレ
ス制御命令であると判断した場合はステツプS2に
進み、その命令におけるアドレスデータをアドレ
スセーブメモリ２２にセツトする。（尚、アドレ
スセーブメモリ２２は問題プログラム開始時又は
画面クリヤ指令にてリセツトされる。）その後、
次の命令をプログラムメモリ１２から読出し、ス
テツプS1に戻つてその命令がCRTアドレス制御
命令であるか否かを判断する。CRTアドレス制
御命令でなければ、さらにインストラクシヨン判
断部２１において、ステツプS3に示すように表示
命令又は入力命令であるか否かを判断する。この
ステツプS3において、表示命令又は入力命令でな
いと判断された場合はステツプS4へ進み、その命
令に対する制御を行なう。このステツプS4におい
て、その処理が行なわれている間、アドレスセー
ブメモリ２２の内容はそのまま保持される。又、
上記ステツプS3において表示命令又は入力命令で
あると判断された場合は、ステツプS5に進み、そ
の命令にアドレスデータが付加されているか否か
を判断する。アドレスデータが付加されていない
場合には、ステツプS6へ進み、アドレスセーブメ
モリ２３の内容を制御バツフア２３へ転送すると
共に、その時の要求命令を制御バツフア２３へ送
つて第６図に示すように合成する。その後、シス
テム構成による必要（例えば、アドレス指定無し
で連続表示する場合）に応じてステツプS7に示す
ように、アドスセーブメモリ２２の内容を更新す
る。次いでステツプS8へ進み、制御バツフア２３
に保持した内容を通信制御装置１４へ送つて
CRTターミナル１５1〜１５oへの通信を依頼す
る。又、上記ステツプS5において、要求命令に
アドレスデータが付加されていると判断された場
合は、直ちにステツプS8へ進んでCRTターミナ
ル１５1〜１５oへ要求命令を出力する。
チヤートを参照して説明する。本体計算機１１が
CRTターミナル１５1〜１５oに対して命令を与
える場合、プログラムメモリ１２から問題プログ
ラムを読出し、まず、インストラクシヨン判断部
２１において第５図のステツプS1に示すように
CRTアドレス制御命令であるか否かを判断する。
そして、このステツプS1において、CRTアドレ
ス制御命令であると判断した場合はステツプS2に
進み、その命令におけるアドレスデータをアドレ
スセーブメモリ２２にセツトする。（尚、アドレ
スセーブメモリ２２は問題プログラム開始時又は
画面クリヤ指令にてリセツトされる。）その後、
次の命令をプログラムメモリ１２から読出し、ス
テツプS1に戻つてその命令がCRTアドレス制御
命令であるか否かを判断する。CRTアドレス制
御命令でなければ、さらにインストラクシヨン判
断部２１において、ステツプS3に示すように表示
命令又は入力命令であるか否かを判断する。この
ステツプS3において、表示命令又は入力命令でな
いと判断された場合はステツプS4へ進み、その命
令に対する制御を行なう。このステツプS4におい
て、その処理が行なわれている間、アドレスセー
ブメモリ２２の内容はそのまま保持される。又、
上記ステツプS3において表示命令又は入力命令で
あると判断された場合は、ステツプS5に進み、そ
の命令にアドレスデータが付加されているか否か
を判断する。アドレスデータが付加されていない
場合には、ステツプS6へ進み、アドレスセーブメ
モリ２３の内容を制御バツフア２３へ転送すると
共に、その時の要求命令を制御バツフア２３へ送
つて第６図に示すように合成する。その後、シス
テム構成による必要（例えば、アドレス指定無し
で連続表示する場合）に応じてステツプS7に示す
ように、アドスセーブメモリ２２の内容を更新す
る。次いでステツプS8へ進み、制御バツフア２３
に保持した内容を通信制御装置１４へ送つて
CRTターミナル１５1〜１５oへの通信を依頼す
る。又、上記ステツプS5において、要求命令に
アドレスデータが付加されていると判断された場
合は、直ちにステツプS8へ進んでCRTターミナ
ル１５1〜１５oへ要求命令を出力する。
以上述べたように本発明によれば、回線経由に
よつてCRT等のデイスプレイターミナルを制御
する場合、CRT等のデイスプレイアドレス制御
命令と表示又は入力制御マクロ命令を対にして１
回の送信で処理することができ、回線上のコミユ
ニケーシヨン回数を従来の1/2に減少して処理速
度の向上及び回線効率の向上が計れ、複数台のタ
ーミナルを制御する場合はその効果は特に大き
い。
よつてCRT等のデイスプレイターミナルを制御
する場合、CRT等のデイスプレイアドレス制御
命令と表示又は入力制御マクロ命令を対にして１
回の送信で処理することができ、回線上のコミユ
ニケーシヨン回数を従来の1/2に減少して処理速
度の向上及び回線効率の向上が計れ、複数台のタ
ーミナルを制御する場合はその効果は特に大き
い。
第１図は通信制御における問題プログラム例を
示す図、第２図は従来の通信フレーム処理を示す
図、第３図は一実施例を示すブロツク図、第４図
は第３図における画面制御命令合成部の詳細を示
すブロツク構成図、第５図は動作を示すフローチ
ヤート、第６図は通信フレーム処理を示す図であ
る。 １１……本体計算機、１２……プログラムメモ
リ、１３……画面制御命令合成部、１４……通信
制御装置、１５1〜１５o……CRTターミナル。
示す図、第２図は従来の通信フレーム処理を示す
図、第３図は一実施例を示すブロツク図、第４図
は第３図における画面制御命令合成部の詳細を示
すブロツク構成図、第５図は動作を示すフローチ
ヤート、第６図は通信フレーム処理を示す図であ
る。 １１……本体計算機、１２……プログラムメモ
リ、１３……画面制御命令合成部、１４……通信
制御装置、１５1〜１５o……CRTターミナル。
Claims (1)
- １ 回線を経由してCRT等のデイスプレイター
ミナルを制御する情報処理システムにおいて、制
御命令の送信に際し、CRT等のデイスプレイア
ドレス制御命令はメモリに一旦セーブし、その後
表示命令又は入力命令を送信する際に、上記メモ
リから上記制御命令を読出して一緒に上記ターミ
ナルへ送信するようにしたことを特徴とする通信
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56200279A JPS58101342A (ja) | 1981-12-12 | 1981-12-12 | 通信制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56200279A JPS58101342A (ja) | 1981-12-12 | 1981-12-12 | 通信制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58101342A JPS58101342A (ja) | 1983-06-16 |
| JPH0423290B2 true JPH0423290B2 (ja) | 1992-04-21 |
Family
ID=16421667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56200279A Granted JPS58101342A (ja) | 1981-12-12 | 1981-12-12 | 通信制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58101342A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920010240A (ko) * | 1990-11-28 | 1992-06-26 | 강진구 | 냉장고의 공기 정화장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5570735U (ja) * | 1978-11-07 | 1980-05-15 |
-
1981
- 1981-12-12 JP JP56200279A patent/JPS58101342A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58101342A (ja) | 1983-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5047755A (en) | Image information display apparatus | |
| JP2580120B2 (ja) | 表示制御装置 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JP2585708B2 (ja) | プログラマブルコントローラ | |
| JPS605331A (ja) | ラインプリンタ | |
| JPS6350728B2 (ja) | ||
| JPH0469906B2 (ja) | ||
| JPS599064B2 (ja) | Ｃｒｔディスプレイ装置のキ−イン・デ−タのリ−ド・バック方式 | |
| JPS58101342A (ja) | 通信制御方式 | |
| JP2545828B2 (ja) | デ−タ表示装置 | |
| JPS6145548Y2 (ja) | ||
| JP2949760B2 (ja) | イメージデータ展開方式 | |
| JP3227273B2 (ja) | プログラマブルコントローラのリンク処理方式 | |
| JPS62271021A (ja) | マイクロプログラム制御方式 | |
| JPS61121153A (ja) | プロセツサ間通信制御方式 | |
| JPS6336304A (ja) | プログラマブル・コントロ−ラ・システム | |
| JPS59195271A (ja) | Ｃｒｔデイスプレイ用メモリ装置 | |
| JPS6180292A (ja) | 表示装置の制御方式 | |
| JPS62190544A (ja) | プログラマブル・コントロ−ラの上位リンクユニツト | |
| JPH04296960A (ja) | Ｄｍａ制御方式 | |
| JPH05327823A (ja) | チャネル転送完了情報制御方式 | |
| JPH10134013A (ja) | マルチｃｐｕシステム | |
| JPS6373419A (ja) | 仮想画面の出力方式 | |
| JPH08185534A (ja) | 図形処理装置 | |
| JPH06110506A (ja) | プログラマブルコントローラのコメント記憶方法 |