JPS6352256A - デ−タ転送制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ転送さらにはマルチプロセッサシステム
におけるデータ転送の制御に適用して有効な技術に関し
、例えば、ＤＭＡＣ（ダイレクト・メモリ・アクセス・
コントローラ）を介するデータ転送制御に適用して有効
な技術に関するものである。

〔従来技術〕

外部メモリと周辺装置との間でデータの入出力を行うと
き、ホストプロセッサの制御に基づいて１つづつデータ
転送を行う方式では転送動作に時間がかかり、ホストプ
ロセッサもデータ入出力の仕事に占有される。そこで、
データ転送が開始されるとホストプロセッサの直接的制
御を介さずに、外部メモリとの間で直接データを転送す
る方式としてＤ　Ｍ　Ａ転送方式がある。係るＤＭＡ転
送方式において、データ転送制御はＤＭＡＣが行う。尚
、ＤＭＡＣについて記載された文献の例としては昭和５
９年１２月２５日オーム社発行のｒＬｓＩハンドブック
Ｊ　Ｐ２Ｓ５がある。

本発明者は、ホストプロセッサに対して周辺装置として
位置付けられるようなディジタル・シグナル・プロセッ
サと外部メモリとの間で行われるＤＭＡ転送方式につい
て検討した。即ち、ディジタル・シグナル・プロセッサ
によってＤＭＡ転送要求が出されると、その承認と共に
返送されるデータがインプットレジスタにラッチされる
ことによって、当該ディジタル・シグナル・プロセッサ
はＤＭＡ転送のための割込みシーケンスを起動してスタ
ックなど必要な処理を行い、その後にインプットレジス
タのデータを、アキュムレータを介して内部メモリに内
部転送する。このような動作を採ることにより、ＤＭＡ
転送要求からその承認が返されるまでの間、ディジタル
・シグナル・プロセッサはそれに与えられた通常の制御
動作を続けることができる。

〔発明が解決しようとする問題点〕

しかしながら、ＤＭＡ転送を通常制御動作に対する割込
み処理で逐次実行する場合にはデータ転送レートが極め
て低くなり、それによって全体としてシステム効率が低
下することを見出した。そこで、本発明者は、ＤＭＡ転
送を要求するときに、通常制御動作をデータ転送モード
に切り換え、ＤＭＡＣからデータと共に返送される承認
信号に基づいてタイミング信号を形成して、内部転送動
作、即ち、外部からインプットレジタに供給されたデー
タをアキュムレータに転送し、且つ、そのデータをアキ
ュムレータから内部メモリに転送する動作を規定するこ
とを更に検討した。しかしながら、斯る技術においては
、ＤＭＡＣからデータと共に返送される承認信号に基づ
いてタイミング信号を形成する回路を特別に設けなけれ
ばならないため、ＤＭＡ転送のためのハードウェアが増
大するという問題があった。

本発明の目的は、簡単な構成によって、且つ効率的に外
部とのデータ転送を行うことができるデータ転送制御シ
ステムを提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述及び添付図面から明らかになるであろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、データ転送専用の命令セットに基づく動作が
指示されるとき、外部に転送すべきデータの出力又は外
部から転送されるべきデータの入力に基づいて設定され
る制御データの変化によって、内部データ転送動作を実
行するように構成するものである。

〔作　用〕

上記した手段によれば、上記制御データの変化が待合せ
されることによって、割込み処理を介さずにシーケンシ
ャルに内部データ転送動作が実行されることにより、ハ
ードウェア増大の阻止並びにデータの転送レート向上を
達成する。

〔実　施　例〕

第１図は本発明のデータ転送制御システムの１実施例を
示すブロック図である。同図に示されるシステムは、特
に制限されないが、マルチマイクロプロセッサシステム
に含まれるコプロセッサに適用されるものである。

コプロセッサＣＰＲ○は、そのローカルバスＬＢに結合
されるインプットレジスタＩＰＲ及びアウトプットレジ
スタＯＰＲを介することによってシステムバスＳＢとの
インタフェースが採られている。システムバスＳＢには
、特に制限されないが、システム全体の制御を司る図示
しないホストプロセッサ、ダイレクト・メモリ・アクセ
ス・コントローラ、外部メインメモリなどが結合されて
いる。斯るコプロセッサＣＰＲＯは、通常のマイクロプ
ロセッサ同様に、命令を実行する中心的構成として、演
算及びデータ転送のためのオペランドレジスタとしての
アキュムレータＡＣＣ１及び演算部ＡＬＵを有する。上
記アキュムレータＡＣＣは、そのデータ入出力端子がロ
ーカルバスＬＢに結合され、演算部ＡＬＵは、ローカル
バスＬＢを介して供給されるデータを演算実行して上記
アキュムレータＡＣＣに出力する。演算のためのオペラ
ンドは、アドレスポインタＡＰによってアドレス制御さ
れるＲＡ’Ｍ（ランダム・アアクセス・メモリ）のよう
な書き換え可能なデータメモリＤＭに格納されているが
、それと外部とのデータ転送は、−旦アキュムレータＡ
ＣＣを介して行われるようになっている。

ＯＣＲは入出力端子がローカルバスＬＢに結合されると
共に、コプロセッサ内部における所定動作の実行結果が
反映されるコンディションコードレジスタであり、上記
各部の状態に応じてフラグのようなコンディションコー
ドが設定される０例えば、後で説明するＤＭＡ転送モー
ドにおいて、インプットレジスタＩＰＨに外部からデー
タが入力されると、パラレル・インプット・フラグＰＩ
Ｆが「１」にされ、逆に、インプットレジスタエＰＲに
格納されているデータがローカルバスＬＢに供給される
と、そのパラレル・インプット・フラグＰＩＦが「ｏ」
にされる。また、ＤＭＡ転送モードにおいて、アウトプ
ットレジスタＯＰＨに７キユムレータＡＣＣからデータ
が入力されると、パラレル・アウトプット・フラグＰＯ
Ｆが「ｏ」にされ、逆に、アウトプットレジスタＯＰＨ
に格納されているデータがシステムバスＳＢに供給され
ると、そのパラレル・アウトプット・フラグＰＯＦが「
１」にされる。

コプロセッサＣＰＲＯにおける命令制御は、プログラム
カウンタＰＣの出力を入力とする命令メモリＩＭから順
次読み出される命令をデコードして、上記各部に制御信
号をシーケンシャルに供給するコントローラＣ０ＮＴに
よって行われる。

特に、上記命令メモリＩＭは、ＤＭＡ転送モードを実行
するためのＤＭＡ転送命令セットを持つ。

ここで、ＤＭＡ転送モードとは、特に制限されないが、
図示しないダイレクト・メモリ・アクセス・コントロー
ラの制御に基づいて、図示しない外部メインメモリとコ
プロセッサＣＰＲＯに内蔵されるデータメモリＤＭとの
間でデータ転送を行う動作モードである。当該動作モー
ドのための上記命令セットは、上記コントローラＣＯＮ
　Ｔが図示しないダイレクト・メモリ・アクセス・コン
トローラに出力するＤＭＡ転送要求信号ＴＲＥＱがハイ
レベルのような要求レベルにされた後にその図示しない
ダイレクト・メモリ・アクセス・コントローラから返さ
れるＤＭＡ転送承認信号ＴＡＣＫがハイレベルのような
承認レベルにされることに呼応して実行可能とされる。

即ち、コントローラＣ０ＮＴは、ＤＭＡ転送を要求して
それが承認されるとき、通常の制御動作モードを待ち状
態にして、アキュムレータＡＣＣなど必要なレジスタの
データを所定のスタック領域に退避させ、その後に命令
実行動作をＤ　Ｍ　Ａ転送命令にジャンプさせることに
よってＤＭＡ転送モードを設定する。

斯る動作モードにおいては、ダイレクト・メモリ・アク
セス・コントローラの制御に基づくアウトプットレジス
タＯＰＲからのデータの読み取り及びダイレクト・メモ
リ・アクセス・コントローラの制御に基づくインプット
レジスタＩＰＲへのデータの供給に応じて設定される上
記パラレル・アウトプット・フラグＰＯＦ及びパラレル
・インプット・フラグＰＩＦの状態によって、データメ
モリＤＭからアキュムレータＡＣＣを介するアウトプッ
トレジスタＯＰＲへの内部データ転送動作及びインプッ
トレジスタＩＰＲからアキュムレータＡＣＣを介するデ
ータメモリＤＭへの内部データ転送動作が行われるよう
になっている。尚、コントローラＣ０ＮＴは、図示しな
いダイレクト・メモリ・アクセス・コントローラから供
給されるＤＭＡ転送終了信号ＤＡＴＡＥＮＤが終了レベ
ルにされることによって、通常制御動作への状態復帰制
御を行う。

次に上記実施例の動作を第２図のフローチャートをも参
照しながら説明する。

コプロセッサＣＰＲＯによる通常制御動作中に、コント
ローラＣ０ＮＴが出力するＤＭＡ転送要求償号ＴＲＥＱ
によってダイレクト・メモリ・アクセス・コントローラ
にＤＭＡ転送が要求されると（ステップＳ１）、斯るコ
ントローラＣ０ＮＴは、ダイレクト・メモリ・アクセス
・コントローラから転送されるＤＭＡ転送承認信号ＴＡ
ＣＫを受けて（ステップＳ２）、通常制御動作を一旦待
ち状態にすると共に、アキュムレータなど必要なレジス
タのデータを所定のスタック領域に退避させ（ステップ
Ｓ３）、その後に、ＤＭＡ転送命令セットへのジャンプ
（ステップ３４）に基づいて、コプロセッサＣＰＲ○の
実行処理動作をＤＭＡ転送動作モードに切り換える。次
いで、今回のデータ転送がコプロセッサＣＰＲＯにとっ
て受信であるか否か、言い換えるなら、外部メインメモ
リからコプロセッサＣＰＲＯへのデータ転送であるかの
判別が行われる（ステップＳ５）。

ステップＳ５における判別結果が受信であるなら、ダイ
レクト・メモリ・アクセス・コントローラの制御に基づ
いて図示しないメインメモリからインプットレジスタＩ
ＰＲにデータが供給されることを条件に（ステップＳ６
）、パラレルインプットフラグＰＩＦが、初期状態の「
Ｏ」から「１」に変更される（ステップ５７）０次いで
、コプロセッサＣＰＲＯの内部制御に基づいて、インプ
ットレジスタＩＲに供給されたデータがアキュムレータ
ＡＣＣに内部転送されると共に（ステップＳ８）、その
動作の終了後に、次のＤＭＡ転送に備えてパラレルイン
プットフラグＰＩＦがｒＯＪにされ（ステップＳ９）、
引き続いて、アキュムレータＡＣＣに転送されているデ
ータがデータメモリＤＭに格納される（ステップ５ｈｏ
）、このように、ダイレクト・メモリ・アクセス・コン
トローラの制御に基づいて供給されるべきデータがイン
プットレジスタＩＲに入力されることを条件にして、そ
れ以降の内部データ転送動作を開始するという条件待ち
合せ命令の実行により（ステップＳ６）、コプロセッサ
ＣＰＲＯ内部の制御に基づ。

く内部データ転送動作を実行させるから、内部データ転
送動作において割込みシーケンスは全く不要となり、し
かも、内部データ転送動作は条件待ち合せ命令の実行に
引き続くシーケンシャルな命令の実行によって行われる
から、そのためのタイミングを特別に規定するための回
路を設ける必要もない、上記ステップＳ１０の後は、ダ
イレクト・メモリ・アクセス・コントローラから供給さ
れるＤＭＡ転送終了信号ＤＡＴＡＥＮＤに基づいて斯る
Ｄ　Ｍ　Ａ転送の終了か否かが判別され、今回のデータ
供給が最終でない場合には、再びステップＳ５へ戻され
る。

上記ステップＳ５における判別結果が送信であるなら、
コプロセッサＣＰＲＯの制御に基づいて、それに内蔵さ
れるデータメモリＤＭから読み出されたデータが７キユ
ムレータＡＣＣへの内部転送を介して（ステップ５１２
）、アウトプットレジスタにＯＰＲに転送されると共に
（ステップ５１３）、パラレルアウトプットフラグＰＯ
Ｆが「ｏ」にされる。次いで、ダイレクト・メモリ・ア
クセス・コントローラの制御に基づいてアウトプットレ
ジスタＯＰＲからデータが読み取られることを条件に（
ステップ５１５）、パラレルアウトプットフラグＰＯＦ
が「Ｏ」から「１」に変更されると（ステップ５１６）
、それに引き続いて、ＤＭＡ転送動作の終了判別（ステ
ップ５１１）を介してステップＳ５に戻される。このよ
うに、コプロセッサＣＰＲＯの内部制御動作に基づいて
アウトプットレジスタＯＰＲに供給されたデータがダイ
レクト・メモリ・アクセス・コントローラの制鉤に基づ
いて読み取られることを条件にして、それ以降の内部制
御動作を開始するという条件待ち合せ命令の実行により
（ステップ５１５）、次の送信モードにおいてコプロセ
ッサＣＰＲＯの制御に基づく内部データ転送動作を実行
させるから、上記受信モード同様に内部データ転送動作
において割込みシーケンスは全く不要となり、しかも、
斯る内部データ転送動作のためのタイミングを特別に規
定する回路を新たに設ける必要もない。

上記実施例によれば以下の作用効果を得るものである。

（１）ダイレクト・メモリ・アクセス・コントローラの
制御に基づいて供給されるべきデータがインプットレジ
スタＩＲに入力されることを条件にして、それ以降の内
部データ転送動作を開始するという条件待ち合せ命令の
実行により（ステップＳ６）、コプロセッサＣＰＲＯ内
部の制御に基づく内部データ転送動作を実行させ、また
、コプロセッサＣＰＲＯの内部制御動作に基づいてアウ
トプットレジスタ○ＰＲに供給されたデータがダイレク
ト・メモリ・アクセス・コントローラの制御に基づいて
読み取られることを条件にして、それ以降の内部制御動
作を開始するという条件待ち合せ命令の実行により（ス
テップ５１５）、次の送信モードにおいてコプロセッサ
ＣＰＲＯの制御に基づく内部データ転送動作を実行させ
るように内部制御されるから、内部データ転送動作にお
いてその都度割込みシーケンスを起動させる必要がなく
、効率的に外部とのデータ転送を行うことができる。

（２）更に、条件待ち合せ命令の条件が成就されると、
それに引き続くシーケンシャルな命令の実行制御によっ
て内部データ転送動作が行われるから、そのためのタイ
ミングを特別に規定するための回路を特別に設ける必要
はなく、それによって、ＤＭＡ転送のためのハードウェ
ア増大を阻止することができる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能である。

例えば、上記実施例では、ＤＭＡ転送動作においてダイ
レクト・メモリ・アクセス・コントローラによって送受
されるデータは、コプロセッサ内部のデータメモリに書
き込み、及び読み出しされるように構成したが、それに
限定されるものではなく、命令メモリが書き換え可能な
メモリから成る場合には、それとの間でデータ転送を行
うように制御することもできる。また、外部とのデータ
転送はダイレクト・メモリ・アクセス・コントローラを
介して行う場合に限定されず、ホストマイクロプロセッ
サの制御に基づいて行うようにしてもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるコプロセッサに適用
した場合について説明したが、それに限定されるもので
はなく、フレームバッファメモリをアドレス制御するデ
ィスプレイコントローラなどＤＭＡ転送等のデータ転送
をサポートする装置に広く適用することができる０例え
ば、本発明をディスプレイコントローラに適用する場合
、斯るディスプレイコントローラがダイレクト・メモリ
・アクセス・コントローラなどによって制御されるとき
、そのディスプレイコントローラはフレームバッファメ
モリのようなそのローカル側のメモリとの間でデータの
入出力制御を行う。本発明は、少なくともデータ転送を
サポートする条件のものに適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、データ転送専用の命令セットに基づく動作が
指示されるとき、外部に転送すべきデータの出力又は外
部から転送されるべきデータの入力に基づいて設定され
る制御データの変化によって、内部データ転送動作を実
行するようにしたから、上記制御データの変化が待合せ
されることによって、割込み処理を介さずにシーケンシ
ャルに内部データ転送動作が実行されることにより、ハ
ードウェアを増大させることなく、且つ効率的に外部と
のデータ転送を行うことができる。

【図面の簡単な説明】

第１図は本発明のデータ転送制御システムの１実施例を
示すブロック図、 第２図はＤＭＡ転送における制御動作を説明するための
フローチャートである。 ＣＰＲＯ・・・コプロセッサ、ＬＢ・・・ローカルバス
、ＩＰＲ・・・インプットレジスタ、○ＰＲ・・・アウ
トプットレジスタ、ＡＣＣ・・・アキュムレータ、ＡＬ
Ｕ・・・演算部、ＣＣＲ・・・コンディションコードレ
ジスタ、ＰＩＦ・・・パラレルインプットフラグ、ＰＯ
Ｆ・・・パラレルアウトプットフラグ、Ｃ０ＮＴ・・・
コントローラ、ＴＲＥＱ・・・Ｄ　Ｍ　Ａ転送要求信号
、ＴＡＣＫ・・・ＤＭＡ転送承認信号、ＴＥＮＤ・・・
ＤＭＡ転送終了信号。

Claims (1)

1. 【特許請求の範囲】 １、データ転送専用の命令セットに基づく動作が指示さ
   れるとき、外部に転送すべきデータの出力又は外部から
   転送されるべきデータの入力に基づいて設定される制御
   データの変化によって、内部データ転送動作を実行する
   制御手段を備えて成ることを特徴とするデータ転送制御
   システム。 ２、上記制御データは、外部に対してデータを入出力す
   べきデータ入出レジスタ回路のデータ格納状態に応じた
   コンディシヨンコードであることを特徴とする特許請求
   の範囲第１項記載のデータ転送制御システム。