JPS6352414A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は半導体装置の製造方法に係シ、特にエツチン
グマスクの形成方法に関するものである。

（従来の技術） 従来のエツチングマスクの形成方法として、従来のコン
タクトホール形成用のレジストマスクの形成方法につい
て第２図を参照して説明する。

第２図において、１１はＳｉ基板、１２はその上に形成
され之３００Ａ厚の酸化膜であシ、この酸化膜１２上に
ポジレジストを塗布した後、ホトリソ技術によ）露光・
現像し、コンタクトホール部位のレジストを除去するこ
とによシ、レジストマスク１３が形成される。

そして、このようにしてレジストマスク１３を形成した
後、これをマスクとして下地の酸化膜１２をエツチング
することによ）、該酸化膜１２にコンタクトホール？形
成できる。

（発明が解決しようとする問題点） しかる昏で、上記のような従来のレジストマスクの形成
方法では、レジスト除去部（ブに元部）のアスペクト比
（深さ／径）が高くなると、レジストの下まで感光させ
るためには露光量を多くする必要があるから、レジスト
除去部の径が露光マスクに比べて大きくなる欠点がめっ
た。まｔ、レジスト膜厚が厚くなると、露光時、光強度
分布が広がシやすいので、レジスト除去部の内壁形状が
垂直とならない欠点があった。

この発明は上記の点に鑑みなされたもので、その目的は
、レジスト除去部のアスペクト比やレジスト膜厚に関係
なく、高精度の良好なレジスト除去部を形成できるレジ
ストマスク（エツチングマスク）の形成方法、延いては
半導体装置の製造方法を提供することにある。

（発明が解決しようとする問題点） この発明では、基板上に被パターニング膜全形成した後
、その被パターニング膜上のマスク除去領域にポリシリ
コンパターンを形成し、その後、ポリシリコンパターン
と被パターニング膜上に前記ポリシリコンパターンよυ
厚くエツチングマスクとしてのレジストマスクした後、
そのレジストを前記ポリシリコンパターンの表面が露出
するまで全面エツチングし、その後、前記ポリシリコン
パターンを除去する。

（作　用） 上記の方法では、レジストの全面エツチングを行って該
レジストとポリシリコンパターンの表面を一致させた後
、そのポリシリコンパターンを除去することで、そのポ
リシリコンパターン除去跡にレジスト除去部が形成され
る。このレジスト除去部の形状は、前記ポリシリコンパ
ターン形状に依存するが、該ポリシリコンパターンは、
レジスト除去部のアスペクト比に対応する寸法比（高さ
／径）が高くても、また、レジストの膜厚に対応する寸
法（高さ）が大きくても、ホトリンとエツチングにより
高ｆＮ　＆に（７９′ｒ望の大きさよシ大きくならずに
）、かつ良好に（側壁を垂直として）形成できる。した
がって、このポリシリコンノミターン全除去した跡であ
るレジスト除去部も、アスペクト比が高くても、また、
レジスト膜厚が厚くても、高ｆ＃度に（７ｖｒ望の大き
さよシ大きくならずに）、かつ良好に（内壁を垂直とし
て）形成できる。

また、ポリシリコンノミターンは、該ポリシリコンノミ
ターンを形成するためのホトリン工程（レジストマスク
の形成工程）における露光量調整およびその後の破りシ
リコンのエツチングにおけるオーツクーエツチングによ
シサブミクロンノぐターンとすることができる。そして
、そのポリシリコンパターンを除去することで、サブミ
クロンレベルのレジスト除去部を形成することができる
。

（実施例） 以下この発明の一実施例を第１図を参照して説明する。

第１図（ａ）において、２１はＳｉ基板であり、まず、
このＳｉ基板２１上に被パターニング膜上て酸化膜２２
を３００′Ａ厚に形成した後、その酸化膜２２のコンタ
クトホール形成部上部（マスク除去領域）ＶＣポリシリ
コンパターン２３　Ｔｈ　５０００〜 Ａ厚で形成する。

このポリシリコンパターン２３は、フォトリソ工程とエ
ツチング工程にニジ形成される。具体的には、前記酸化
膜２２上の全面にポリシリコン全形成した後、そのポリ
シリコン上の所定部分にホトリン工程でレジストマスク
を形成し、そのレジストマスクをマスクとしてポリシリ
コンをエツチングすることによシ、ポリシリコンパター
ン２３が形成される。その時、レジストマスクの形成工
程における露光量調整およびその後のポリシリコンのエ
ツチングにおけるオーバーエツチングによシ、容易にサ
ブミクロンレベルのポリシリコンパターン２３とするこ
とができる。また、このポリシリコンパターン２３は、
上記方法によシ、後述するレジスト除去部のアスペクト
比に対応する寸法比（高さ／径）が高くても高精度に形
成でき、かつ高さが間くても側壁を垂直として良好な形
状に形成できる。

このようにしてポリシリコンパターン２３を形成したな
らば、次に、そのポリシリコンパターン２３と前記酸化
膜２２上に、第１図（舅に示すようＫ、６０００Ａ厚に
、すなわち、ポリシリコンパターン２３よシ厚くレジス
ト２４を塗布する。

しかる後、そのレジスト２４を、第１図（Ｃ）に示すよ
うにポリン１ノコンノぞターン２３の表面が露出する址
で０２でドライエツチングする。

そして、そのエツチング後、ＨＮＯｓ　−ＨＦ　−Ｈｚ
　０混合液を用いたウェットエツチングまたはＳＦ・＋
ｃ＊ｃｔＦｓを用い念ドライエツチングによシ、第１図
（ｄ）に示すように、ポリシリコンパターン２３を除去
する。すると、ポリシリコンパターン２３の除去跡がレ
ジスト除去部２５となったレジストマスク２６が残存レ
ジスト２４によシ前記酸化膜２２上に形成される。

ここで、レジスト除去部２５の形状は、前記除去され次
ポリシリコンノぐターフ２３の形状に依存するが、ポリ
シリコンパターン２３は、前述のように、レジスト除去
部のアスペクト比に対応する寸法比が高くても高精度に
形成されるので、レジスト除去部２５も、アスペクト比
が高くても、高ｆ［：に形成され所望の大きさに形成さ
れることになる。また、ポリシリコンパターン２３は、
高さが高くても垂直の側Ｍｉ有して形成されるので、レ
ジスト除去部２５は、レジスト２４の厚さが厚くても、
垂直の内ｍｔ−有する良好な形状に形成されることにな
る。てらに、ポリシリコンパターン２３はサブミクロン
レベルのパターンに形成することができ、そのポリシリ
コンノぐターフ２３を除去することによシ、サブミクロ
ンレベルのレジスト除去部２５が形成されることになる
。

しかる後、レジストマスク２６をマスクとして、ｃａＦ
ｓを用い念ドライエツチングで酸化膜２２をエツチング
することによシ、Ｎ１図（ｅｌに示すように、酸化膜２
２に、レジスト除去部２５に対応してコンタクトホール
２７が形成される。このドライエツチング後、レジスト
マスク２６は、第１図（ｆｌに示すように除去される。

なお、上記の一実施例において、ポリシリコンノミター
ン２３ｔ″、リンなどの不純物を含んだポリシリコンで
形成しておけば、エツチングレートを速くすることがで
きるので、ポリシリコンパターン２３の除去が容易とな
る。

（発明の効果） 以上詳細に説明したように、この発明の方法によれば、
被ノぞターニング膜上のマスク除去領域にポリシリコン
ノぞターンを形成した後、レジストマスクし、そのレジ
スト金、ポリシリコンパターンの表面が露出するまで全
面エツチングした後、ポリシリコンパターン全除去する
ことで、レジストマスク（エツチングマスク）のレジス
ト除去部を形成するようにし九ので、該レジスト除去部
のアスペクト比が高くても、所望の大きさよシ大きくな
らす高ｒｔ度にレジスト除去部を形成することが可能と
なる。また、レジスト膜厚が厚くても、垂直な内壁を有
する良好々形状にレジスト除去部を形成することができ
る。さらに、サブミクロンレベルのレジスト除去部を容
易に形成することができるものである。

【図面の簡単な説明】

第１図はこの発明の半導体装置の製造方法の一実施例を
示す工程断面図、第２図は従来のコンタクトホール形成
用のレジストマスクの形成方法と説明するための断面図
である。 ２１・・・Ｓｉ基板、２２・・・酸化膜、２３・・・ポ
リシリコンパターン、２４・・・レジスト、２５・・・
レジスト除去部、２６・・・レジストマスク。

Claims (1)

1. 【特許請求の範囲】 （ａ）基板上に被パターニング膜を形成した後、この被
   パターニング膜上のマスク除去領域にポリシリコンパタ
   ーンを形成する工程と、 （ｂ）そのポリシリコンパターンと前記被パターニング
   膜上に、前記ポリシリコンパターンより厚くエッチング
   マスクとしてのレジストを塗布する工程と、 （ｃ）そのレジストを、前記ポリシリコンパターンの表
   面が露出するまで全面エッチングする工程と、（ｄ）そ
   の後、前記ポリシリコンパターンを除去する工程とを具
   備してなる半導体装置の製造方法。