JPS6352464A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体集積回路装置技術、さら（こはＭＯ
Ｓ−ＩＣ（ＭＯ３型半導体集琵回路装置）に適用して有
効な技術に関するもので、たとえば、複数の内部回路が
共通に接続される端子パッドを有する半導体集積回路装
置に利用して有効な技術に関するものである。

［従来の技術］ たとえば、Ｍ　ＯＳを半導Ｉ＊集積回路装置あるいは高
度に微細１ヒされたバイポーラ型半導木集積回路装置に
あって、その半導体集積回路装置の内部に形成される回
路を外部からの静電気などによるＦ６．壊から保護する
ために、端子パッドと内部回路との間に保護回路を介在
させることが一般に行われる。

（保護回路としては、たとえば株式会社コロナ社発行「
集積回路工学（２）Ｊ（柳井　大義、永田穣　共著）１
４７．１４８頁（ゲート保護回路）に記載されているよ
うに、端子パッドと内部回路との間に直列に介在するイ
ンピーダンス（主に抵抗）とダイオードなとによって、
外部から端子パッドを介して内部回路に印加されるサー
ジ電圧を安全なレベルまでクランプするものがある。

ここで、本発明者らは、上記保護回路を有する半導体集
積回路装置について検討した。以下は、公知とされた技
術ではないが、本発明者によって検討された技術であり
、その概要は次のとおりである。

第４図は本発明者らによって検討された半導体集積回路
装置１００の部分的な回路例を示す。

同図に部分的に示す半導体集積回路装置１００は、内部
の出力回路１から出力される電圧Ｖ　ｏ　ｕｔを外１寸
けのコンデンサＣｘで平滑（ヒして内部の入力回路２に
参照電圧Ｖｒｅｆとして与えるような構成部分を有する
。外付けのコンデンサＣｘは、端子パッド４および保護
回路３を介して、上記出力回路１の出力側と上記入力回
路２の入力側との間に接続されている。保護回路３は、
直列抵抗Ｒｉとクランプ用ダイオードＤによって構成さ
れている。

この場合、上記出力回路１としてはボルテージフォロワ
１１が設けられている。このボルテージフォロワ１１は
、電源電圧Ｖ　ＤＤ　−Ｖ　５ｇを抵抗分割して得られ
る電圧Ｖｏｕｔを出力する。この出力電圧Ｖｏｕｔは、
直列抵抗Ｒｉとクランプ用ダイオードＤからなる保護回
路３を経て端子パッド４に導出され、この端子パッド４
から外付はコンデンサＣｘに印加・充電される。

一方、上記入力回路２としては、入力電圧Ｖｉｎを所定
のＶ照電圧Ｖｒｅ　ｆと比較するレベル比較器２１が設
けられている。このレベル比較器２１は、上記外付はコ
ンデンサＣｘによって平滑・安定化された電圧を参照電
圧Ｖｒｅｆとすることにより動作する。この参！１電圧
Ｖｒｅｆは、上記コンデンサＣｘから上記端子パッド１
．１および上記保護回路３をそれぞれ経て入力回路２に
与えられる。

以上のような構成により、内部の出力回路１から出力さ
れた電圧Ｖｏｕｔが外付はコンデンサＣＸの大きな時定
数によって安定化され、この安定化された電圧が内部の
入力回路２に参照電圧Ｖｒｅｆとして与えられるように
なっている。

また、第６図は、本発明者らによって検討された第２の
半導体集積回路装置１００の部分的な回路例を示す。

同図に示す例では、出力回路１としてＭ　ＯＳ　トラン
ジスタＭ１によるデジタル出力回路が設けられている。

また、入力回路２としてＣＭＯ３型の論理回路２２が設
けられている。出力回路１のＭ○ＳトランジスタＭ１は
、半導体集積回路装置１００の内部にて発生される信号
ＴＳによってオン・オフ動作する。このオン・オフ状悪
は、２値の論理信号として入力回路２に入力される。こ
れとともに、そのオン・オフ状態は、半導体集積回路装
置１００内の動作状態を示す中間出力Ｖ　ｏ　ｕ　ｔと
して、端子パッド４から外部へ導出される。

この場合も、端子パッド４のところには、半導体集積回
路層１００内の回路１，２を静電Ｆ！！２壊などから保
護するために、直列抵抗Ｒ１とクランプ用ダイオードＤ
からなる保護回路３が介在させられている。

［発明が解決しようとする問題点コ しかしながら、上述した技術には、次のような問題点の
あることが本発明者によってあきらかとされた。

すなわち、上述した半導体集積回路装置１００では、複
数の回路１．２か共通の保護回路３を介して外部接続用
の端子パッド４に接続されていた。

このため、先ず、第４図に部分的に示した半導体集積回
路装置１００では、第５図にその等価回路を示すように
、参照電圧Ｖｒｅ　ｆを平滑して安定（ヒさせるための
コンデンサＣｘに保護回路３内の抵抗Ｒ１が直列に寄生
し、これによりコンデンサＣｘによる電圧平滑効果が低
下して、安定な参照電圧Ｖｒｅｆが得られなくなってし
まう、という間組点のあることがあきらかにされた。

また、第６図に部分的に示した半導体集積回路装置１０
０では、出力回路１の論理出力がＬ（低レベル）のとき
の吸込電流■。Ｌを確保するためには、保護回路３の直
列抵抗Ｒｉの値を低めに設定する必要がある。ところが
、入力回路２を静電破壊などから確実に保護するために
は、その保護回路３の直列抵抗Ｒｉは高めに設定する・
必要がある。このように、第６図に示した半導体集積回
路装置１００て′は、出力回路１の出力特性と入力回路
１の保護とを両立させることが困難である、という問題
点のあることがあきらかにされた。

以上のように、複数の内部回路に接続される端子パッド
を有する半導体集積回路装置では、その端子パッドのと
ころに設けられた保護回路が上記複数の内部回路の共通
インピーダンスとなって、それらの回路による動１仁に
なんらかの支障をもたらす、ということが本発明者らに
よってあきらかにされた。

本発明の目的は、一つの端子パッドに複数の内部回路を
接続した場合に、各回路の保護を確保しつつ、上記複数
の内部回路における種々の障害を回避する、という技術
を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面かちあきらかになるであ
ろう。

［問題点を解決するための手段コ 本即において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、一つの端子パッドに複数の内部回路が接続さ
れる場合に、その端子パッドと内部回路との間に介在す
る保護回路を各内部回路ごとに個別に設ける、というも
のである。

［作用］ 上記した手段によれば、一つの端子パッドに接続される
複数の内部回路間での共通インピーダンスが排除される
。これにより、一つの端子パッドに複数の内部回路を接
続しても、各回路の保３隻を確保しつつ、上記複数の内
部回路における種・マの障害を回避する、という目的が
達成される。

［実施例］ 以下、本発明の好適な実施例を図面に基づいて説明する
。

なお、各図中、同一符号は同一あるいは相当部分を示す
。

第１図はこの発明による技術が適用された半導体集積回
路装での要部におけ回路例を示す。

同図に部分的に示す半導体集積回路装置１００は、内部
の出力回路１から出力される電圧ＶＯｕｔを外付けのコ
ンデンサＣｘで平滑（ヒして内部の入力回路２に参照電
圧■４・ｅｆとして与えるような構成部分を有する。外
１寸けのコンデンサＣｘは、端子パッド４を介して接続
される。

実施例では、上記出力回路１としてはボルテージフォロ
ワ１１か設けられている。このボルテージフォロワ１１
は、電源電圧Ｖｏｏ−Ｖｓｓを抵抗分割して得られる電
圧Ｖ　ｏ　ｕ　ｔを出力する。この出力電圧Ｖｏｕｔは
、端子パッド４から外付はコンデンサＣｘに印加・充電
される。

一方、上記入力回路２としては、入力電圧■１ｎを所定
の参照電圧Ｖｒｅｆと比較するレベル比較器２１が設け
られている。このレベル比較器２１は、上記外付はコン
デンサＣｘによって平滑・安定化された電圧を参照電圧
Ｖｒｅｆとすることにより動作する。この参照電圧Ｖｒ
ｅｆは、上記コンデンサＣｘから上記端子パッド４を経
て入力回路２に与えられる。

以上のような構成により、内部の出力回路１がら出力さ
れた電圧Ｖ　ＯＬｌ　ｔが外１寸はコンデンサＣＸの大
きな時定数によって安定（ヒされ、この安定化された電
圧が内部の入力回路２に参照電圧ｖｒｅｆとして与えら
れるようになっている。

ここで、第１図に示した半導体集積回路装置１００では
、一つの端子パッド４に接続されたＰｉ数の回路１，２
のそれぞれに保護回路３１．３２か設けられている。つ
まり、出力回路１と端子パッド３の間に、直列抵抗Ｒｉ
ｌとクランプ甲ダイオードＤ１からなる第１の保護回路
３１が介在させられる一方、入力回路２と端子パッド４
の間にも、別の直列抵抗Ｒｉ２とクランプ用タイオー）
〜Ｄ２からなる第２の保護回路３２か介在させられてい
る。

以上のような構成により、内部の出力回路１と外付はコ
ンデンサＣｘの間および外付はコンデンサＣｘと内部の
入力回路２の間には、それぞれに保護回路３１．３２の
抵抗Ｒｉ　１．Ｒｉ２が直列に介在する。ところが、そ
の２つの直列抵抗Ｒｉ１、Ｒｉ２は、第２図にその等価
回路を示すように、外付はコンデンサＣｘの電圧平滑効
果を低下させるようには寄生しない。つまり、上記２つ
の抵抗Ｒｉｌ、Ｒｉ２は、出力回路１から入力回路２に
対しては直列に介在するが、外付はコンデンサＣｘに対
しては直列に寄生しない。これにより、外付はコンデン
サＣｘによる電圧平滑効果の低下が回避されて、安定な
参照電圧Ｖｏｕｔが入力回路２に与えられるようになる
。

第３図はこの発明の別の実施例を示す。

同図に部分的な回路状もを示す半導体集積回路装置１０
０では、出力回路１として〜１０ＳトランジスタＭ１に
よるデジタル出力回路が設けられている。また、入力回
路２としてＣＭ　ＯＳ型の論理回路２２が設けられてい
る。出力回路１のＭ　ＯＳトランジスタ八１１は、半導
体集積回路装置１００の内部にて発生される信号ＴＳに
よってオン・オフ動作する。このオン・オフ状態は、２
値の論理信号として入力回路２に入力される。これとと
もに、そのオン・オフ状態は、半導体集積回路装置１０
０内の動作状態を示す中間出力Ｖｏｕｔとして、端子パ
ッド４から外部へ導出される。

この場合も、端子パッド４のところには、出力回路１お
よび入力回路２のそれぞれに保護回路３１．３２が設け
られている。これにより、出力回路１側の保護回路３１
における抵抗Ｒ１１の値を低めに選ぶことにより、出力
回路１の論理出力がしく低レベル）のときの吸込電流Ｉ
ＯＬを十分に確保することができる一方、入力回路２側
の保護回路３２における抵抗Ｒｉ２の値を高めに選ぶこ
とにより、入力回路２の破壊を確実に防止するのに十分
な医譲機能を確保することができるようになる。

以上、本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。たとえば、端子パッ
ド４に接続される内部回路は３以上であってもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＭＯ８型半導体￥−
積回路装置に適用した場合について説明したが、それに
限定されるものではなく、たとえば、バイポーラ型ある
いはバイポーラ−ＭＯ８複合型の半導体集積回路装置な
どにも適用できる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

すなわち、一つの端子パッドに複数の内部回路を接続し
た場合に、各回路の保護を確保しつつ、上記複数の内部
回路における種々の障害を回避することができる、とい
う効果が得られる。

【図面の簡単な説明】

第１図はこの発明による半導体集積回路装置の要部にお
ける一実施例を示す回路図、 第２図は第１図に示した部分の保護回路に着目した等価
回路図、 第３図はこの発明の別の実施例の要部を示す回路図、 第４図はこの発明に先立って検討された半導体集積回路
装置の一部を示す回路図、 第５図は第４図に示した部分の保護回路に着目した等価
回路図、 第６図はこの発明に先立って検討された別の半導体集積
回路装置の一部を示す回路図である。 １００　　・・半導体集積回路装置、１・・　半導体集
積回路装置内部の入力回路、２・・・半導体集積回路装
置内部の出力回路、３１．３２・・・保護回路、Ｒｉ　
１．Ｒｉ２・・・保護回路を構成する抵抗、４・・・端
子パッド、Ｃｘ・・・外付はコンデンサ。 ゝ＼　・：パ 第　　１　　図 第　　３　　図 第　　４　　図 第　　５　　図 第　　６　　図

Claims (1)

1. 【特許請求の範囲】 １、複数の内部回路に接続される端子パッドを有する半
   導体集積回路装置であって、上記端子パッドと上記複数
   の内部回路との間に挿入される保護回路を各内部回路ご
   とに独立して設けたことを特徴とする半導体集積回路装
   置。 ２、上記端子パッドに接続される複数の内部回路として
   、入力回路および出力回路が設けられ、入力回路の入力
   側および出力回路の出力側がそれぞれに保護回路を介し
   て上記端子パッドに接続されていることを特徴とする特
   許請求の範囲第１項記載の半導体集積回路装置。 ３、上記保護回路はそれぞれ入力端子パッドに対して直
   列のインピーダンスを有することを特徴とする特許請求
   の範囲第１項または第２項記載の半導体集積回路装置。