JPS6352498B2 - - Google Patents
Info
- Publication number
- JPS6352498B2 JPS6352498B2 JP59190714A JP19071484A JPS6352498B2 JP S6352498 B2 JPS6352498 B2 JP S6352498B2 JP 59190714 A JP59190714 A JP 59190714A JP 19071484 A JP19071484 A JP 19071484A JP S6352498 B2 JPS6352498 B2 JP S6352498B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage divider
- digital
- taps
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/808—Simultaneous conversion using weighted impedances using resistors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、少なくとも１つの基準源により給電
される端部間に配設され、複数個の口出しタツプ
を有する分圧器と、これら口出しタツプの各々及
び出力端子間に接続されたスイツチとを備え、デ
ジタル入力信号の制御のもとで、該スイツチによ
つて口出しタツプの１個をアナログ出力信号取出
し用出力端子に接続し得るようにしたデジタル入
力信号をアナログ出力信号に変換するデジタル−
アナログ変換回路配置に関するものである。
される端部間に配設され、複数個の口出しタツプ
を有する分圧器と、これら口出しタツプの各々及
び出力端子間に接続されたスイツチとを備え、デ
ジタル入力信号の制御のもとで、該スイツチによ
つて口出しタツプの１個をアナログ出力信号取出
し用出力端子に接続し得るようにしたデジタル入
力信号をアナログ出力信号に変換するデジタル−
アナログ変換回路配置に関するものである。
斯るデジタル−アナログ変換器は西ドイツ国公
開特許第3126084号明細書に、特に詳しくは第３
図及びこれに関連して記載されており、そこには
複数の抵抗を直列配置して構成される分圧器によ
り複数のアナログ値を供給することが開示されて
いる。この分圧器の各区分は夫々関連するスイツ
チングトランジスタの入力端子に接続されてい
る。スイツチングトランジスタの出力端子は全て
アナログ出力端子に接続されている。さらに、こ
のデジタル−アナログ変換器はスイツチングトラ
ンジスタと同数の多数のNORゲートを具え、こ
のNORゲートの入力端子に数個の並列ビツトか
ら成るデジタル入力信号が供給される。デジタル
入力信号の各デジタル値に対してNORゲート群
のうちの１つのNORゲートによつて出力値「１」
を発生する。NORゲートの出力端子はスイツチ
ングトランジスタの各々の制御端子に接続する。
供給されたデジタル入力信号によりスイツチング
トランジスタの１個のみが導通状態となり、対応
するアナログ値が出力端子に発生する。
開特許第3126084号明細書に、特に詳しくは第３
図及びこれに関連して記載されており、そこには
複数の抵抗を直列配置して構成される分圧器によ
り複数のアナログ値を供給することが開示されて
いる。この分圧器の各区分は夫々関連するスイツ
チングトランジスタの入力端子に接続されてい
る。スイツチングトランジスタの出力端子は全て
アナログ出力端子に接続されている。さらに、こ
のデジタル−アナログ変換器はスイツチングトラ
ンジスタと同数の多数のNORゲートを具え、こ
のNORゲートの入力端子に数個の並列ビツトか
ら成るデジタル入力信号が供給される。デジタル
入力信号の各デジタル値に対してNORゲート群
のうちの１つのNORゲートによつて出力値「１」
を発生する。NORゲートの出力端子はスイツチ
ングトランジスタの各々の制御端子に接続する。
供給されたデジタル入力信号によりスイツチング
トランジスタの１個のみが導通状態となり、対応
するアナログ値が出力端子に発生する。
上述したデジタル−アナログ変換器（Ｄ−Ａ変
換器）は他のＤ−Ａ変換器と比べて、変換特性の
直線性が高く且つ発生するアナログ信号が干渉、
特にいわゆるグリツチの影響を受けないため優れ
ている。
換器）は他のＤ−Ａ変換器と比べて、変換特性の
直線性が高く且つ発生するアナログ信号が干渉、
特にいわゆるグリツチの影響を受けないため優れ
ている。
斯る従来の回路配置では、分圧器から取り出し
たアナログ出力信号をスイツチングトランジスタ
を経て出力端子に供給する。これらスイツチング
トランジスタは、その入力および出力電極の個所
に、特に接地電位に対し寄生容量を有し、またそ
の入力および出力電極間に有限の接触抵抗をも有
する。従つて特に全ての回路配置を半導体ウエハ
上に集積し、その結果、スイツチングトランジス
タを小寸法化する場合には、接触抵抗の値が高く
なつてアナログ出力信号を極めて高い抵抗状態で
伝送し、アナログ出力信号の分解能の限界以下に
寄生電圧降下を保持し得るようになる。さらに、
出力電極の寄生容量は、接触抵抗と相俟つて低域
通過フイルタ配置を形成し、このフイルタ配置の
ためＤ−Ａ変換器配置が伝送し得る信号周波数の
範囲を著しく制限するようになる。
たアナログ出力信号をスイツチングトランジスタ
を経て出力端子に供給する。これらスイツチング
トランジスタは、その入力および出力電極の個所
に、特に接地電位に対し寄生容量を有し、またそ
の入力および出力電極間に有限の接触抵抗をも有
する。従つて特に全ての回路配置を半導体ウエハ
上に集積し、その結果、スイツチングトランジス
タを小寸法化する場合には、接触抵抗の値が高く
なつてアナログ出力信号を極めて高い抵抗状態で
伝送し、アナログ出力信号の分解能の限界以下に
寄生電圧降下を保持し得るようになる。さらに、
出力電極の寄生容量は、接触抵抗と相俟つて低域
通過フイルタ配置を形成し、このフイルタ配置の
ためＤ−Ａ変換器配置が伝送し得る信号周波数の
範囲を著しく制限するようになる。
本発明の目的は、出力側に、低い抵抗値でアナ
ログ出力信号を取出すと共に高い限界周波数を有
する上述の型のデジタル入力信号をアナログ出力
信号に変換する回路配置を提供せんとするにあ
る。
ログ出力信号を取出すと共に高い限界周波数を有
する上述の型のデジタル入力信号をアナログ出力
信号に変換する回路配置を提供せんとするにあ
る。
上述の目的を達成するため、本発明は少なくと
も１つの基準源により給電される端部間に配設さ
れ、複数個の口出しタツプを有する分圧器と、こ
れら口出しタツプの各々及び出力端子間に接続さ
れたスイツチとを備え、デジタル入力信号の制御
のもとで、該スイツチによつて口出しタツプの１
個をアナログ出力信号取出し用出力端子に接続し
得るようにしたデジタル入力信号をアナログ出力
信号に変換するデジタル−アナログ変換回路配置
において、前記デジタル入力信号の任意の値でそ
の制御のもとに他のスイツチにより前記分圧器の
前記１個の口出しタツプに隣接する少なくとも１
個の他の口出しタツプを同一の出力端子に接続し
得るようにし、これと同時に前記出力端子を前記
最初の口出しタツプ及び前記他の口出しタツプに
接続し、これら口出しタツプを前記スイツチによ
り分路するようにしたことを特徴とする。
も１つの基準源により給電される端部間に配設さ
れ、複数個の口出しタツプを有する分圧器と、こ
れら口出しタツプの各々及び出力端子間に接続さ
れたスイツチとを備え、デジタル入力信号の制御
のもとで、該スイツチによつて口出しタツプの１
個をアナログ出力信号取出し用出力端子に接続し
得るようにしたデジタル入力信号をアナログ出力
信号に変換するデジタル−アナログ変換回路配置
において、前記デジタル入力信号の任意の値でそ
の制御のもとに他のスイツチにより前記分圧器の
前記１個の口出しタツプに隣接する少なくとも１
個の他の口出しタツプを同一の出力端子に接続し
得るようにし、これと同時に前記出力端子を前記
最初の口出しタツプ及び前記他の口出しタツプに
接続し、これら口出しタツプを前記スイツチによ
り分路するようにしたことを特徴とする。
従つて、本発明Ｄ−Ａ変換回路配置において、
数個の接続点はデジタル入力信号の各信号値に対
し分圧器の出力端子及び口出しタツプ間で共通に
作用する。逆に、分圧器の各口出しタツプはデジ
タル入力信号の複数個の値で出力端子に接続され
る。これは、分圧器の口出しタツプと出力端子、
例えば複数個のスイツチングトランジスタとの間
の複数個の接続点が、その固有の接触抵抗に基本
的に常時平行に配置されることに関連する。その
結果、分圧器とアナログ出力信号の出力端子との
間の全接触抵抗が減少する。
数個の接続点はデジタル入力信号の各信号値に対
し分圧器の出力端子及び口出しタツプ間で共通に
作用する。逆に、分圧器の各口出しタツプはデジ
タル入力信号の複数個の値で出力端子に接続され
る。これは、分圧器の口出しタツプと出力端子、
例えば複数個のスイツチングトランジスタとの間
の複数個の接続点が、その固有の接触抵抗に基本
的に常時平行に配置されることに関連する。その
結果、分圧器とアナログ出力信号の出力端子との
間の全接触抵抗が減少する。
この接触抵抗は、例えばMOSスイツチングト
ランジスタを使用する場合には、斯るトランジス
タの信号通路の長さが増加するにつれ減少する。
しかし、必要とするトランジスタの幾何学的寸法
が増加するに伴い、半導体ウエハ上に回路配置を
所望の如く集積化するのを如げるだけでなく、ト
ランジスタの入力及び出力電極の寄生容量も増加
する。これがため、従来の場合のようにこれら寄
生容量はアナログ出力信号の周波数の有効な範囲
をさらに制限するようになる。
ランジスタを使用する場合には、斯るトランジス
タの信号通路の長さが増加するにつれ減少する。
しかし、必要とするトランジスタの幾何学的寸法
が増加するに伴い、半導体ウエハ上に回路配置を
所望の如く集積化するのを如げるだけでなく、ト
ランジスタの入力及び出力電極の寄生容量も増加
する。これがため、従来の場合のようにこれら寄
生容量はアナログ出力信号の周波数の有効な範囲
をさらに制限するようになる。
これと対照的に、本発明の回路配置を使用すれ
ば、寄生容量を何等増加させることなく分圧器と
出力端子との間の総合接触抵抗を減少させること
ができる。従つて、アナログ出力信号を低い抵抗
状態で供給すると共にアナログ出力信号の有効な
周波数範囲を増加させることができる。
ば、寄生容量を何等増加させることなく分圧器と
出力端子との間の総合接触抵抗を減少させること
ができる。従つて、アナログ出力信号を低い抵抗
状態で供給すると共にアナログ出力信号の有効な
周波数範囲を増加させることができる。
本発明の他の実施例においては、分圧器の少な
くとも２個の隣接する口出しタツプに出力端子を
接続する。まず分圧器の任意の２個の口出しタツ
プを出力端子に共通接続すると、関連する口出し
タツプ間に配置された分圧器部分は口出しタツプ
と出力端子との間の接続部により分路される。従
つて分圧器から得ることができるアナログ出力信
号値の数は、数Ｓだけ減少する。ただし、Ｓ−１
は分圧器の分路部分における口出しタツプの数で
ある。アナログ出力信号の数をデジタル入力信号
値の数に等しくしたままとする必要がある場合に
は、これに応じて分圧器の口出しタツプの数を数
Ｓだけ増加する必要がある。従つて口出しタツプ
と出力端子との間の切換え自在な接続点の数、即
ち例えばスイツチングトランジスタの数をこれに
応じて増加する必要がある。これがため、分圧器
の大部分を分路することにより回路の価格及び設
計努力を増加させるようになる。さらに、接続点
（例えばスイツチングトランジスタ）の接触抵抗
の許容公差によつてアナログ出力信号のステツプ
値に誤りを生ぜしめるようになる。従つて、分圧
器の隣接口出しタツプを常時出力端子に接続する
ようにするが有利である。
くとも２個の隣接する口出しタツプに出力端子を
接続する。まず分圧器の任意の２個の口出しタツ
プを出力端子に共通接続すると、関連する口出し
タツプ間に配置された分圧器部分は口出しタツプ
と出力端子との間の接続部により分路される。従
つて分圧器から得ることができるアナログ出力信
号値の数は、数Ｓだけ減少する。ただし、Ｓ−１
は分圧器の分路部分における口出しタツプの数で
ある。アナログ出力信号の数をデジタル入力信号
値の数に等しくしたままとする必要がある場合に
は、これに応じて分圧器の口出しタツプの数を数
Ｓだけ増加する必要がある。従つて口出しタツプ
と出力端子との間の切換え自在な接続点の数、即
ち例えばスイツチングトランジスタの数をこれに
応じて増加する必要がある。これがため、分圧器
の大部分を分路することにより回路の価格及び設
計努力を増加させるようになる。さらに、接続点
（例えばスイツチングトランジスタ）の接触抵抗
の許容公差によつてアナログ出力信号のステツプ
値に誤りを生ぜしめるようになる。従つて、分圧
器の隣接口出しタツプを常時出力端子に接続する
ようにするが有利である。
本発明の実施例において、口出しタツプを電子
スイツチを経て出力端子に接続し得るようにす
る。これら電子スイツチはMOSトランジスタの
形態とするのが好適である。斯る電子スイツチは
極めて低い駆動電力を必要とし、且つ簡単に製造
し得るようにして、本発明の回路配置を半導体ウ
エハに集積するのが極めて好適となるようにす
る。
スイツチを経て出力端子に接続し得るようにす
る。これら電子スイツチはMOSトランジスタの
形態とするのが好適である。斯る電子スイツチは
極めて低い駆動電力を必要とし、且つ簡単に製造
し得るようにして、本発明の回路配置を半導体ウ
エハに集積するのが極めて好適となるようにす
る。
本発明の他の例において、分圧器を多数の構成
素子により形成し、この構成素子の数は、可能な
デジタル入力信号値の数の総計及び出力端子に共
通接続された分圧器のタツプの最大距離により決
まる。この手段により、調整可能なアナログ出力
信号値の数は可能なデジタル入力信号値の数に常
に等しくなる。
素子により形成し、この構成素子の数は、可能な
デジタル入力信号値の数の総計及び出力端子に共
通接続された分圧器のタツプの最大距離により決
まる。この手段により、調整可能なアナログ出力
信号値の数は可能なデジタル入力信号値の数に常
に等しくなる。
さらに他の例において、分圧器はオーム抵抗素
子を具える。これらオーム抵抗素子は簡単且つ精
密に製造し得、且つ基準電圧電流源として直流電
流或いは電圧源を使用することができる。これが
ため、抵抗群より成る分圧器構造の寄生インピー
ダンスは簡単に無効とすることができる。
子を具える。これらオーム抵抗素子は簡単且つ精
密に製造し得、且つ基準電圧電流源として直流電
流或いは電圧源を使用することができる。これが
ため、抵抗群より成る分圧器構造の寄生インピー
ダンスは簡単に無効とすることができる。
他の例において、本発明Ｄ−Ａ変換回路配置は
論理選択回路を具え、この回路によつて分圧器の
口出しタツプと出力端子との間の接続点を切換え
る制御信号をデジタル入力信号から発生し得るよ
うにする。選択スイツチは半導体ウエハ上で出力
端子に口出しタツプを接続するスイツチと、分圧
器と共に組合わせるのが好適である。
論理選択回路を具え、この回路によつて分圧器の
口出しタツプと出力端子との間の接続点を切換え
る制御信号をデジタル入力信号から発生し得るよ
うにする。選択スイツチは半導体ウエハ上で出力
端子に口出しタツプを接続するスイツチと、分圧
器と共に組合わせるのが好適である。
図面につき、本発明をさらに詳細に説明する。
図は本発明デジタル−アナログ変換回路配置の
例を８ビツトＤ−Ａ変換器の形態で示す。デジタ
ル入力信号は、８本の並列ビツト線路Ｂ０〜Ｂ７
を経てこのＤ−Ａ変換器に供給する。又、相補デ
ジタル入力信号は他の８本の並列ビツト線路０
〜７を経て同じくＤ−Ａ変換器に供給する。デ
ジタル入力信号及び相補デジタル信号用の入力端
子は図に別々に示している。しかし、相補信号は
既知のように入力端子から簡単な反転器を用いて
再生することができる。この反転器は図面を明瞭
とするために図示していないが、図示の回路配置
に簡単に設けることができる。
例を８ビツトＤ−Ａ変換器の形態で示す。デジタ
ル入力信号は、８本の並列ビツト線路Ｂ０〜Ｂ７
を経てこのＤ−Ａ変換器に供給する。又、相補デ
ジタル入力信号は他の８本の並列ビツト線路０
〜７を経て同じくＤ−Ａ変換器に供給する。デ
ジタル入力信号及び相補デジタル信号用の入力端
子は図に別々に示している。しかし、相補信号は
既知のように入力端子から簡単な反転器を用いて
再生することができる。この反転器は図面を明瞭
とするために図示していないが、図示の回路配置
に簡単に設けることができる。
線路Ｂ０〜Ｂ７及び０〜７を256個のNOR
ゲートＧ０〜Ｇ２５５の入力端子に接続してデジ
タル入力信号の各可能な値に対してこれらNOR
ゲートのうちの一つがその出力端子に常時出力値
「１」を発生し得るようにする。これらNORゲー
トの出力端子を、本例では256個のORゲートＦ
１〜Ｆ２５６の入力端子に接続する。このORゲ
ートＦ１〜Ｆ２５６の入力端子を本例では256個
の電界効果トランジスタＨ１〜Ｈ２５６の各々の
入力端子に夫々接続する。さらに、第１番目と最
後のNORゲートＧ０及びＧ２５５の出力端子を
電界効果トランジスタＨ０及びＨ２５７の入力端
子に夫々直接接続する。電界効果トランジスタＨ
０〜Ｈ２５７の出力端子をスイツチングトランジ
スタＭ０〜Ｍ２５７の各々の制御端子に夫々接続
する。スイツチングトランジスタＭ０〜Ｍ２５７
の入力端子を抵抗列Ｗ１〜Ｗ２５７から成る分圧
器の各々の口出しタツプＡ０〜Ａ２５７に夫々接
続する。この分圧器において、口出しタツプＡ０
〜Ａ２５７は抵抗Ｗ１〜Ｗ２５７の間の各接続点
と、抵抗Ｗ１及びＷ２５７並びに出力端子３及び
４の夫々の接続点とに各々１つずつ配置する。
ゲートＧ０〜Ｇ２５５の入力端子に接続してデジ
タル入力信号の各可能な値に対してこれらNOR
ゲートのうちの一つがその出力端子に常時出力値
「１」を発生し得るようにする。これらNORゲー
トの出力端子を、本例では256個のORゲートＦ
１〜Ｆ２５６の入力端子に接続する。このORゲ
ートＦ１〜Ｆ２５６の入力端子を本例では256個
の電界効果トランジスタＨ１〜Ｈ２５６の各々の
入力端子に夫々接続する。さらに、第１番目と最
後のNORゲートＧ０及びＧ２５５の出力端子を
電界効果トランジスタＨ０及びＨ２５７の入力端
子に夫々直接接続する。電界効果トランジスタＨ
０〜Ｈ２５７の出力端子をスイツチングトランジ
スタＭ０〜Ｍ２５７の各々の制御端子に夫々接続
する。スイツチングトランジスタＭ０〜Ｍ２５７
の入力端子を抵抗列Ｗ１〜Ｗ２５７から成る分圧
器の各々の口出しタツプＡ０〜Ａ２５７に夫々接
続する。この分圧器において、口出しタツプＡ０
〜Ａ２５７は抵抗Ｗ１〜Ｗ２５７の間の各接続点
と、抵抗Ｗ１及びＷ２５７並びに出力端子３及び
４の夫々の接続点とに各々１つずつ配置する。
電界効果トランジスタＨ０〜Ｈ２５７の制御端
子を共通に相互接続すると共にクロツクパルス入
力端子２に接続する。NORゲートＧ０〜Ｇ２５
５と電界効果トランジスタＨ０〜Ｈ２５７従つて
スイツチングトランジスタＭ０〜Ｍ２５７との間
は、ORゲートＦ１〜Ｆ２５６を経て接続すると
共に夫々直接接続して、１個のNORゲートの各
出力値「１」によつて３個の隣接するスイツチン
グトランジスタを導通状態に切換え、従つて分圧
器の３個の隣接する口出しタツプを出力端子１に
接続し得るようにする。その結果、このスイツチ
ング状態をトリガするデジタル入力信号に対応す
るアナログ値が、出力端子１に現われるようにな
る。スイツチングトランジスタＭ０〜Ｍ２５７の
接触抵抗が互いに等しい場合にはアナログ出力信
号の電圧値は出力端子１に接続された３個の口出
しタツプの中心タツプの電圧値に相当する。
子を共通に相互接続すると共にクロツクパルス入
力端子２に接続する。NORゲートＧ０〜Ｇ２５
５と電界効果トランジスタＨ０〜Ｈ２５７従つて
スイツチングトランジスタＭ０〜Ｍ２５７との間
は、ORゲートＦ１〜Ｆ２５６を経て接続すると
共に夫々直接接続して、１個のNORゲートの各
出力値「１」によつて３個の隣接するスイツチン
グトランジスタを導通状態に切換え、従つて分圧
器の３個の隣接する口出しタツプを出力端子１に
接続し得るようにする。その結果、このスイツチ
ング状態をトリガするデジタル入力信号に対応す
るアナログ値が、出力端子１に現われるようにな
る。スイツチングトランジスタＭ０〜Ｍ２５７の
接触抵抗が互いに等しい場合にはアナログ出力信
号の電圧値は出力端子１に接続された３個の口出
しタツプの中心タツプの電圧値に相当する。
全てのスイツチングトランジスタＭ０〜Ｍ２５
７を抑止するクロツク信号を、例えばデジタル入
力信号のある値から他の値へのスイツチング中
に、クロツクパルス入力端子２を経て供給し得る
ようにする。このようにしてアナログ出力信号の
干渉を抑圧することができる。
７を抑止するクロツク信号を、例えばデジタル入
力信号のある値から他の値へのスイツチング中
に、クロツクパルス入力端子２を経て供給し得る
ようにする。このようにしてアナログ出力信号の
干渉を抑圧することができる。
分圧器の出力端子３，４を関連する２個の直流
電圧源の端子に接続する。アナログ出力信号の所
望の駆動範囲に応じ、出力端子３，４を差電圧部
又は負電圧部に接続し、或いはまた抵抗Ｗ１〜Ｗ
２５７で関連する電圧降下を生ぜしめる電流源に
接続し得るようにする。
電圧源の端子に接続する。アナログ出力信号の所
望の駆動範囲に応じ、出力端子３，４を差電圧部
又は負電圧部に接続し、或いはまた抵抗Ｗ１〜Ｗ
２５７で関連する電圧降下を生ぜしめる電流源に
接続し得るようにする。
図において、最も重要な斯るスイツチングトラ
ンジスタの寄生素子は、例えばスイツチングトラ
ンジスタＭ０を例にとつて示す。容量CAは接地
電位に対する入力電極の寄生容量である。この容
量CAが分圧器の口出しタツプＡ０に直接接続さ
れているため直流電圧が両端に印加されて、容量
CAがアナログ出力信号の変動にさほど影響され
ない。
ンジスタの寄生素子は、例えばスイツチングトラ
ンジスタＭ０を例にとつて示す。容量CAは接地
電位に対する入力電極の寄生容量である。この容
量CAが分圧器の口出しタツプＡ０に直接接続さ
れているため直流電圧が両端に印加されて、容量
CAがアナログ出力信号の変動にさほど影響され
ない。
さらに、スイツチングトランジスタＭ０はその
入力電極及び出力電極間に導通状態におけるトラ
ンジスタの信号通路の抵抗によつて生ずる接触抵
抗RMを有する。そのうえ、出力電極は接地電位
に対して寄生容量CMを有する。これら寄生素子
CA，CM及びRMは他のスイツチングトランジス
タＭ１〜Ｍ２５７の全てにも存在するが、図面を
明瞭とするために図示しない。アナログ出力信号
は全てスイツチングトランジスタの容量CMに印
加される。導通状態にあるスイツチングトランジ
スタの接触抵抗と相俟つて容量CMは低域通過フ
イルタを形成し、そのフイルタの限界周波数のた
めこの回路配置は高周波数域で使用できなくな
る。複数のスイツチングトランジスタを共通に導
通状態に切換えて、寄生素子により形成される低
域通過フイルタの限界周波数を高くするとアナロ
グ出力信号はもはや影響を受けなくなる。従つ
て、上述の回路配置は、また例えばデジタルビデ
オ信号のような高いデータシーケンス周波数を有
するデジタル信号を変換するのに好適である。
入力電極及び出力電極間に導通状態におけるトラ
ンジスタの信号通路の抵抗によつて生ずる接触抵
抗RMを有する。そのうえ、出力電極は接地電位
に対して寄生容量CMを有する。これら寄生素子
CA，CM及びRMは他のスイツチングトランジス
タＭ１〜Ｍ２５７の全てにも存在するが、図面を
明瞭とするために図示しない。アナログ出力信号
は全てスイツチングトランジスタの容量CMに印
加される。導通状態にあるスイツチングトランジ
スタの接触抵抗と相俟つて容量CMは低域通過フ
イルタを形成し、そのフイルタの限界周波数のた
めこの回路配置は高周波数域で使用できなくな
る。複数のスイツチングトランジスタを共通に導
通状態に切換えて、寄生素子により形成される低
域通過フイルタの限界周波数を高くするとアナロ
グ出力信号はもはや影響を受けなくなる。従つ
て、上述の回路配置は、また例えばデジタルビデ
オ信号のような高いデータシーケンス周波数を有
するデジタル信号を変換するのに好適である。
図は本発明Ｄ−Ａ変換回路配置の構成を示す接
続回路図である。 Ｂ０〜Ｂ７，０〜７……線路、Ｇ０〜Ｇ２
５５……NORゲート、Ｆ１〜Ｆ２５６……ORゲ
ート、Ｈ０〜Ｈ２５７……電界効果トランジス
タ、Ｍ０〜Ｍ２５７……スイツチングトランジス
タ、Ａ０〜Ａ２５７……口出しタツプ、Ｗ１〜Ｗ
２５７……抵抗、CM，CA……寄生容量、RM…
…接触抵抗。
続回路図である。 Ｂ０〜Ｂ７，０〜７……線路、Ｇ０〜Ｇ２
５５……NORゲート、Ｆ１〜Ｆ２５６……ORゲ
ート、Ｈ０〜Ｈ２５７……電界効果トランジス
タ、Ｍ０〜Ｍ２５７……スイツチングトランジス
タ、Ａ０〜Ａ２５７……口出しタツプ、Ｗ１〜Ｗ
２５７……抵抗、CM，CA……寄生容量、RM…
…接触抵抗。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも１つの基準源により給電される端
部間に配設され、複数個の口出しタツプを有する
分圧器と、これら口出しタツプの各々及び出力端
子間に接続されたスイツチとを備え、デジタル入
力信号の制御のもとで、該スイツチによつて口出
しタツプの１個をアナログ出力信号取出し用出力
端子に接続し得るようにしたデジタル入力信号を
アナログ出力信号に変換するデジタル−アナログ
変換回路配置において、前記デジタル入力信号の
任意の値でその制御のもとに他のスイツチにより
前記分圧器の前記１個の口出しタツプに隣接する
少なくとも１個の他の口出しタツプを同一の出力
端子に接続し得るようにし、これと同時に前記出
力端子を前記最初の口出しタツプ及び前記他の口
出しタツプに接続し、これら口出しタツプを前記
スイツチにより分路するようにしたことを特徴と
するデジタル−アナログ変換回路配置。 ２ 任意のデジタル入力信号の値で、少なくとも
２個の直接隣接するスイツチにより出力端子を分
圧器の関連の直接隣接する口出しタツプに接続し
得るようにしたことを特徴とする特許請求の範囲
第１項に記載のデジタル−アナログ変換回路配
置。 ３ スイツチをMOSトランジスタとしたことを
特徴とする特許請求の範囲第１項又は第２項に記
載のデジタル−アナログ変換回路配置。 ４ 前記分圧器は多数の抵抗素子により形成し、
その素子数は、可能なデジタル入力信号の和及び
出力端子にデジタル信号値により共通接続され得
る分圧器の口出しタツプの最大距離によつて決ま
るようにしたことを特徴とする特許請求の範囲第
１項乃至第３項の何れかの項に記載のデジタル−
アナログ変換回路配置。 ５ 分圧器の口出しタツプと出力端子との間のス
イツチングを行う制御信号をデジタル入力信号か
ら発生する論理選択回路を更に備えるようにした
ことを特徴とする特許請求の範囲第１項乃至第４
項の何れかの項に記載のデジタル−アナログ変換
回路配置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3333067.0 | 1983-09-14 | ||
| DE19833333067 DE3333067A1 (de) | 1983-09-14 | 1983-09-14 | Schaltungsanordnung zum umwandeln eines digitalen eingangssignals in ein analoges ausgangssignal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6085625A JPS6085625A (ja) | 1985-05-15 |
| JPS6352498B2 true JPS6352498B2 (ja) | 1988-10-19 |
Family
ID=6208983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59190714A Granted JPS6085625A (ja) | 1983-09-14 | 1984-09-13 | デジタル−アナログ変換回路配置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4641131A (ja) |
| EP (1) | EP0142182B1 (ja) |
| JP (1) | JPS6085625A (ja) |
| DE (2) | DE3333067A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3138107A1 (de) * | 1981-09-24 | 1983-04-07 | Dr. Eduard Fresenius, Chemisch-pharmazeutische Industrie KG, 6380 Bad Homburg | Verfahren zur entfernung von stoffen aus waessrigen loesungen sowie vorrichtung zur durchfuehrung des verfahrens |
| JPS61240716A (ja) * | 1985-04-17 | 1986-10-27 | Mitsubishi Electric Corp | ディジタルアナログコンバ−タ |
| US5200751A (en) * | 1989-06-26 | 1993-04-06 | Dallas Semiconductor Corp. | Digital to analog converter using a programmable logic array |
| US5619203A (en) * | 1994-10-21 | 1997-04-08 | Lucent Technologies Inc. | Current source driven converter |
| US5604501A (en) * | 1994-10-21 | 1997-02-18 | Lucent Technologies Inc. | Digital-to-analog converter with reduced number of resistors |
| US6445325B1 (en) * | 2001-08-30 | 2002-09-03 | Texas Instruments Incorporated | Piecewise linear digital to analog conversion |
| JP6521219B2 (ja) * | 2015-01-19 | 2019-05-29 | セイコーエプソン株式会社 | Ｄ／ａ変換回路、発振器、電子機器及び移動体 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2775754A (en) * | 1951-08-10 | 1956-12-25 | Cons Electrodynamics Corp | Analogue-digital converter |
| US4198622A (en) * | 1978-02-21 | 1980-04-15 | National Semiconductor Corporation | Double digital-to-analog converter |
| US4281319A (en) * | 1980-06-30 | 1981-07-28 | Ricoh Company, Ltd. | Digital-to-analog converter |
| JPS57133721A (en) * | 1981-02-13 | 1982-08-18 | Sony Corp | Da converting circuit |
| JPS57202124A (en) * | 1981-06-08 | 1982-12-10 | Toshiba Corp | Digital-to-analog converting circuit |
| US4338591A (en) * | 1981-06-09 | 1982-07-06 | Analog Devices, Incorporated | High resolution digital-to-analog converter |
| DE3126084C2 (de) * | 1981-07-02 | 1990-07-12 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum Herstellen analoger Fernsehsignale mit Amplitudeneinstellung |
| JPS59193621A (ja) * | 1983-04-18 | 1984-11-02 | Toshiba Corp | デジタル−アナログ変換回路 |
-
1983
- 1983-09-14 DE DE19833333067 patent/DE3333067A1/de not_active Withdrawn
-
1984
- 1984-09-11 EP EP84201304A patent/EP0142182B1/de not_active Expired - Lifetime
- 1984-09-11 DE DE8484201304T patent/DE3484499D1/de not_active Expired - Lifetime
- 1984-09-13 JP JP59190714A patent/JPS6085625A/ja active Granted
-
1986
- 1986-06-20 US US06/878,409 patent/US4641131A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6085625A (ja) | 1985-05-15 |
| EP0142182A3 (en) | 1988-02-10 |
| DE3484499D1 (de) | 1991-05-29 |
| EP0142182A2 (de) | 1985-05-22 |
| DE3333067A1 (de) | 1985-03-21 |
| EP0142182B1 (de) | 1991-04-24 |
| US4641131A (en) | 1987-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0521629B1 (en) | Digital-to-analog converter having resistor networks | |
| JPH03175804A (ja) | 可変容量装置 | |
| JPH071870B2 (ja) | ディジタル／アナログ変換回路 | |
| US4381499A (en) | Monolithic integrable R-2R network | |
| KR900008822B1 (ko) | 디지탈/아날로그변환기 | |
| JPH04211521A (ja) | ディジタル−アナログ変換器 | |
| EP0123222B1 (en) | Digital-to-analog converter | |
| JPS6013617B2 (ja) | Ｄａ変換器 | |
| US4641131A (en) | Circuit arrangement for converting a digital input signal into an analog output signal | |
| US4308467A (en) | Electronic circuitry | |
| US5136293A (en) | Differential current source type d/a converter | |
| EP0345922A2 (en) | Digital-to-analog converter with diode control | |
| US4942397A (en) | Elimination of linearity superposition error in digital-to-analog converters | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| JP3098327B2 (ja) | １チップマイクロコンピュータ | |
| JP2001156640A (ja) | ディジタル／アナログ変換器 | |
| JP3292070B2 (ja) | Ｄ／ａ変換器 | |
| JPS636170B2 (ja) | ||
| JP3551200B2 (ja) | デジタル／アナログ変換回路 | |
| JP6785350B2 (ja) | Ｒ−２ｒラダー抵抗回路、ラダー抵抗型ｄ／ａ変換回路、及び半導体装置 | |
| JPH0198322A (ja) | 抵抗分圧型ディジタル−アナログ変換器 | |
| JP2919148B2 (ja) | Ａ／ｄ変換器 | |
| JP3090099B2 (ja) | Ｄ／ａ変換装置 | |
| JPH04138725A (ja) | デジタル―アナログ変換装置 | |
| JPS6248939B2 (ja) |