JPS6352780B2 - - Google Patents
Info
- Publication number
- JPS6352780B2 JPS6352780B2 JP56211161A JP21116181A JPS6352780B2 JP S6352780 B2 JPS6352780 B2 JP S6352780B2 JP 56211161 A JP56211161 A JP 56211161A JP 21116181 A JP21116181 A JP 21116181A JP S6352780 B2 JPS6352780 B2 JP S6352780B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- terminal
- terminal pin
- jig
- pitch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はリードフレームの端子ピンピツチを矯
正しながら基板に嵌合せしめる混成集積回路の製
造方法に関する。
正しながら基板に嵌合せしめる混成集積回路の製
造方法に関する。
(2) 従来技術と問題点
混成集積回路はアルミナなどの耐熱性基板に電
子回路が形成されているもので、使用材料により
厚膜集積回路と薄膜集積回路とに分けることがで
きる。
子回路が形成されているもので、使用材料により
厚膜集積回路と薄膜集積回路とに分けることがで
きる。
すなわち前者は基板の上にスクリーン印刷法に
より抵抗ペースト、導電ペーストなどを印刷して
微少回路を形成し必要に応じて能動素子を装着し
たもの、また後者は基板上にタンタル（Ta）金
属をスパタリングしてこの金属或はこの金属の窒
化物よりなる薄膜を作り、写真蝕刻技術（ホトリ
ソグラフイ）と真空蒸着技術を用いて回路を形成
し必要に応じて能動素子を装着したものである。
より抵抗ペースト、導電ペーストなどを印刷して
微少回路を形成し必要に応じて能動素子を装着し
たもの、また後者は基板上にタンタル（Ta）金
属をスパタリングしてこの金属或はこの金属の窒
化物よりなる薄膜を作り、写真蝕刻技術（ホトリ
ソグラフイ）と真空蒸着技術を用いて回路を形成
し必要に応じて能動素子を装着したものである。
かゝる混成集積回路が形成された基板は次にリ
ードフレームからの端子ピンが基板上の導体端子
に嵌合され、ハンダ付けが行われてリード出しが
行われる。
ードフレームからの端子ピンが基板上の導体端子
に嵌合され、ハンダ付けが行われてリード出しが
行われる。
第１図はこの作業工程を示すもので第１図Ａは
この正面図または同図Ｂは基板の断面図である。
この正面図または同図Ｂは基板の断面図である。
第１図Ａにおいて基板１の端部には混成集積回
路の導体端子２が複数個設けられており、かゝる
基板１は治具３により位置決めされた状態でリー
ドフレーム４の端子ピン５の先端が導体端子２へ
圧入嵌合される。次に端子ピン５は嵌合した先端
部でハンダ付け後鎖線６の位置で切断されて端子
取り出しが完了する。
路の導体端子２が複数個設けられており、かゝる
基板１は治具３により位置決めされた状態でリー
ドフレーム４の端子ピン５の先端が導体端子２へ
圧入嵌合される。次に端子ピン５は嵌合した先端
部でハンダ付け後鎖線６の位置で切断されて端子
取り出しが完了する。
かゝる混成集積回路において導体端子ピツチ或
はこれに嵌合する端子ピンピツチとして2.5mmお
よび2.54mmの２つの種類があり、それぞれ用途に
より使い分けされている。
はこれに嵌合する端子ピンピツチとして2.5mmお
よび2.54mmの２つの種類があり、それぞれ用途に
より使い分けされている。
こゝで基板上に形成される混成集積回路はそれ
ぞれ要求に応じてパターン設計されるものであ
り、そのため導体端子ピツチは要求に応じて2.5
mm或は2.54mmの何れかに設計されている。
ぞれ要求に応じてパターン設計されるものであ
り、そのため導体端子ピツチは要求に応じて2.5
mm或は2.54mmの何れかに設計されている。
一方端子ピンは何れの要求にも適応できるよう
に２種類のピン間隔をもつリードフレームが準備
されており、基板の導体端子ピツチに応じて使い
分けされて現在に到つていた。
に２種類のピン間隔をもつリードフレームが準備
されており、基板の導体端子ピツチに応じて使い
分けされて現在に到つていた。
(3) 発明の目的
本発明は２種類設けられているリードフレーム
の単一化を目的とするものである。
の単一化を目的とするものである。
(4) 発明の構成
本発明はリードフレームに設けられている端子
ピンにくびれ部を設け、この部分の変形により端
子ピンのピツチを希望する寸法に調整可能な構成
とすることによつてリードフレームを１種類のみ
に統一するものである。
ピンにくびれ部を設け、この部分の変形により端
子ピンのピツチを希望する寸法に調整可能な構成
とすることによつてリードフレームを１種類のみ
に統一するものである。
すなわち端子ピンのピツチとして2.54mmと2.5
mmの２種類があるが、本実施例の場合は2.54mmピ
ツチのリードフレームのみを準備し必要に応じて
2.5mmピツチに変形して使用することからなつて
いる。
mmの２種類があるが、本実施例の場合は2.54mmピ
ツチのリードフレームのみを準備し必要に応じて
2.5mmピツチに変形して使用することからなつて
いる。
第２図はこの一実施例を示すもので厚さ0.3mm
の燐青銅板を打抜き加工して2.54mmピツチの端子
ピンが形成されてハンダメツキが施されエンドレ
スのリードフレーム４が形成されている。
の燐青銅板を打抜き加工して2.54mmピツチの端子
ピンが形成されてハンダメツキが施されエンドレ
スのリードフレーム４が形成されている。
次にこれを第１図に示したような混成集積回路
基板に嵌合する工程においては装置にセツトされ
たリードフレーム４は送り穴７を用いて順送りさ
れ、基板の大きさに合わせて不要端子ピンを切断
後、端子ピンピツチ2.5mmが必要な場合はくびれ
部８の変形を利用して端子ピン５の矯正が行われ
る。
基板に嵌合する工程においては装置にセツトされ
たリードフレーム４は送り穴７を用いて順送りさ
れ、基板の大きさに合わせて不要端子ピンを切断
後、端子ピンピツチ2.5mmが必要な場合はくびれ
部８の変形を利用して端子ピン５の矯正が行われ
る。
こゝで本実施例の場合くびれ部８の寸法は幅
0.2mm長さ３mmまた端子ピン部は幅0.4mm長さ10mm
である。
0.2mm長さ３mmまた端子ピン部は幅0.4mm長さ10mm
である。
第３図は端子ピンの矯正治具の断面構造、第４
図は凸治具また第５図は凹治具の正面図である。
図は凸治具また第５図は凹治具の正面図である。
第３図において端子ピン矯正治具は凸治具９と
これに嵌挿される凹治具１０よりなり、送り穴７
により順送りされるリードフレーム４に矢印１１
で示すように上下より押圧して端子ピツチを矯正
する。
これに嵌挿される凹治具１０よりなり、送り穴７
により順送りされるリードフレーム４に矢印１１
で示すように上下より押圧して端子ピツチを矯正
する。
こゝで凸治具９および凹治具１０において嵌挿
部１３は端子ピン幅（この場合0.4mm）にまた2.5
mmピツチに作られている。
部１３は端子ピン幅（この場合0.4mm）にまた2.5
mmピツチに作られている。
第５は凹治具１０が端子ピン５に触れた状態を
示すもので、リードフレーム４が矯正治具に順送
りされる度毎に基準位置（この図の場合左端）を
合わせれば2.54mmピツチの端子ピン５は必ず凹治
具のテーパー１２内に入り、そのため押圧により
容易に矯正が行われこの際くびれ部８が僅か変形
することゝなる。
示すもので、リードフレーム４が矯正治具に順送
りされる度毎に基準位置（この図の場合左端）を
合わせれば2.54mmピツチの端子ピン５は必ず凹治
具のテーパー１２内に入り、そのため押圧により
容易に矯正が行われこの際くびれ部８が僅か変形
することゝなる。
その後は従来と同様に第１図に示した方法で端
子ピン５の基板導体端子部への圧入嵌合が行われ
る。
子ピン５の基板導体端子部への圧入嵌合が行われ
る。
(5) 発明の効果
本発明は混成集積回路基板に用いられている端
子ピンピツチとして２種類があり、そのため従来
はそれぞれの寸法に適合したリードフレームが準
備され使用されていたが数量効果の点より端子ピ
ンの価格に影響しまた段取りにも時間を要してい
た。本発明はこの点の改良を目的としてなされた
もので単一化により作業能率が改善されまた混成
集積回路のコストダウンにも寄与することができ
た。
子ピンピツチとして２種類があり、そのため従来
はそれぞれの寸法に適合したリードフレームが準
備され使用されていたが数量効果の点より端子ピ
ンの価格に影響しまた段取りにも時間を要してい
た。本発明はこの点の改良を目的としてなされた
もので単一化により作業能率が改善されまた混成
集積回路のコストダウンにも寄与することができ
た。
第１図は端子ピンの基板への一般的な挿着作業
の説明図で、Ａは正面図、Ｂは側面図、第２図は
本発明に係るリードフレームの正面図、第３図は
本発明に係る端子ピン矯正治具の断面構造説明
図、第４図は本発明に係るこの凸治具の正面図、
第５図は本発明に係る凹治具とリードフレームと
の関係図である。 図において１は基板、２は導体端子、４はリー
ドフレーム、５は端子ピン、８はくびれ部、９は
凸治具、１０は凹治具、１１は押圧方向、１２は
テーパー。
の説明図で、Ａは正面図、Ｂは側面図、第２図は
本発明に係るリードフレームの正面図、第３図は
本発明に係る端子ピン矯正治具の断面構造説明
図、第４図は本発明に係るこの凸治具の正面図、
第５図は本発明に係る凹治具とリードフレームと
の関係図である。 図において１は基板、２は導体端子、４はリー
ドフレーム、５は端子ピン、８はくびれ部、９は
凸治具、１０は凹治具、１１は押圧方向、１２は
テーパー。
Claims (1)
- １ 多数個の端子ピンの端部が連結部材に接続さ
れてリードフレームが形成されており、該リード
フレームの端子ピンを絶縁基板上に形成された厚
膜或は薄膜集積回路の導体端子に一括嵌合した後
接着してリード端子が形成される混成集積回路の
製造工程において、前記リードフレームの端子ピ
ンピツチを矯正しながら前記基板に嵌合させるこ
とを特徴とする混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56211161A JPS58115841A (ja) | 1981-12-28 | 1981-12-28 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56211161A JPS58115841A (ja) | 1981-12-28 | 1981-12-28 | 混成集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58115841A JPS58115841A (ja) | 1983-07-09 |
| JPS6352780B2 true JPS6352780B2 (ja) | 1988-10-20 |
Family
ID=16601402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56211161A Granted JPS58115841A (ja) | 1981-12-28 | 1981-12-28 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58115841A (ja) |
-
1981
- 1981-12-28 JP JP56211161A patent/JPS58115841A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58115841A (ja) | 1983-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4214120A (en) | Electronic device package having solder leads and methods of assembling the package | |
| US6225573B1 (en) | Method for mounting terminal on circuit board and circuit board | |
| JP2745933B2 (ja) | Ｔａｂ−集積回路 | |
| FI91204B (fi) | Menetelmä sähkölaitteen piirilevyjen kytkemiseksi toisiinsa sekä menetelmällä aikaansaatu kytkentä | |
| US20120164856A1 (en) | Connector and solder sheet | |
| JPS6352780B2 (ja) | ||
| JP2875443B2 (ja) | 面実装型電子部品におけるリード端子の曲げ加工方法 | |
| JPH1092601A (ja) | 表面実装型電子部品の端子電極とその製造方法 | |
| JPH08273798A (ja) | Ｓｍｔコネクタ用コンタクトの製造方法 | |
| JPH0221114B2 (ja) | ||
| JPH0983132A (ja) | 回路基板用リード端子 | |
| JP3001320B2 (ja) | 表面実装型コネクタの実装方法 | |
| JPH07106798A (ja) | 部品端子の曲がり矯正方法 | |
| JPH0125423Y2 (ja) | ||
| JP2616571B2 (ja) | 半導体装置の製造方法 | |
| JPH0758430A (ja) | 基板の接続構造 | |
| JPH07326705A (ja) | 電子部品およびこれを利用した実装方法 | |
| JP3348596B2 (ja) | 集積回路装置の製造方法 | |
| JPH08213752A (ja) | 基板の接続構造 | |
| JPH01236592A (ja) | コネクタの実装方法 | |
| JPH03228388A (ja) | 回路基板 | |
| JPH081564Y2 (ja) | セラミック基板回路のリード線構造 | |
| JPH0574510A (ja) | 表面実装型コネクタ | |
| JPH0440283Y2 (ja) | ||
| JPH083019Y2 (ja) | リードフレーム |