JPS6353593A - キヤラクタジエネレ−タのアクセス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はキャラクタジェネレータのアクセス回路に関す
るものである。

［従来の技術１ 近年、プリンタ等の記録装置の機能が向上する中で、特
に高速印字、高解像度化の要求が高まってきている。こ
れらプリンタのほとんどは制御部にマイクロプロセッサ
（ＭＰＵ）を用いて機能の向上を図っているが、高速印
字や高解像処理を行うにはＭＰｔＪの処理速度が問題と
なり、従来は高速のＭＰＵや１ランク上のＭＰＵを使用
することで対応してきたが、このことがプリンタのコス
トを上げる一因となっていた。特にドツトマトリクスで
印字を行うプリンタにおいて高解像を実現するためには
、面積当りの印字ドツト数を増やす必要がある。このこ
とはキャラクタジェネレータの増大を意味し、これによ
り文字パターンの転送速度の低下、およびキャラクタジ
ェネレータのアドレス空間の不足を補うための処理等に
よりＭＰＵの処理速度が低下してしまう。またパターン
の白黒反転表示やビット位置の反転処理を行う様な場合
には更に処理速度が低下するという欠点があった。

［発明が解決しようとする問題点］ 本発明は上記従来例に鑑みなされたもので、高速度でキ
ャラクタジェネレータよりパターンデータを読出すこと
ができるとともに、パターンデータのメモリへの転送機
能を備えたキャラクタジェネレータのアクセス回路を提
供することを目的とする。

また更には、パターンデータの読出し時、パターンデー
タのビット位置の反転及びパターンデータの白黒反転を
可能にしたキャラクタジェネレータのアクセス回路を提
供することを目的とする。

［問題点を解決するための手段］ 上記目的を達成するために本発明のキャラクタジェネレ
ータのアクセス回路は以下の様な構成から成る。

即ち、キャラクタの字体情報を格納する字体情報格納手
段と、前記キャラクタのパターンデータ数を格納するパ
ターン数格納手段と、前記キャラクタのコード情報を格
納するコード情報格納手段と、前記字体情報と前記パタ
ーンデータ数及び前記コード情報をもとに前記キャラク
タのパターン情報のアドレス信号を作成する手段と、前
記アドレス信号を歩進する歩進手段と、前記パターン情
報のビット重み位置を反転する反転手段と、前記パター
ン情報の白黒反転を行う白黒反転手段と、該白黒反転手
段と前記反転手段とを作動させる作動手段とを僅えたパ
ターン情報の読出し手段と、前記パターン情報を格納す
る格納手段と、前記読出し手段より前記格納手段にパタ
ーン情報を転送する転送手段とを備える。

［作用］ 以上の構成において、キャラクタの字体情報と、キャラ
クタのパターンデータ数と、キャラクタのコード情報と
によりパターン情報のアドレス信号を作成して出力し、
キャラクタジェネレータより順次パターン情報を読出す
ことができるとともに、読出したパターンデータのメモ
リへの高速転送をも可能にしている。またパターン情報
のビット重み位置を反転あるいはパターン情報の白黒反
転が行えるように動作する。

［実施例］ 以下、添付図面を参照して本発明の実施例を詳細に説明
する。

〔全体構成の説明　　（第１０図）コ 第１０図は本発明の一実施例のアクセス回路３とデータ
転送回路２及びキャラクタジェネレータ４との接続、更
にはＭＰＵ　１とデータ転送回路２との接続を示す図で
ある。

図中、１はデータ転送回路２とアクセス回路３を介して
キャラクタジェネレータ４にアクセスを行うマイクロプ
ロセッサ（ＭＰｔＪ）である。２はＭＰｔＪ　１よりの
制御信号を入力してデータ転送を行うデータ転送回路で
、書込み信号ＷＲ１６やアドレス信号１２等を出力して
メモリ２１へのデータ書込みを行う。３はＭＰＵ　１よ
り各種データや制御信号等を入力しキャラクタジェネレ
ータ４のアクセス信号を出力するアクセス回路、４は文
字や記号のパターン情報をキャラクタコード順に格納し
ているキャラクタジェネレータである。

５はデータ転送回路２とアクセス回路３とのデータバス
、６は読出し信号ＲＤや書込み信号ＷＲ，チップセレク
ト侶号Ｃ５等を含むデータ転送回路２とアクセス回路３
との間の制御信号である。７はキャラクタジェネレータ
４のアドレス信号で、本実施例では２０ビツトで構成さ
れている。８はキャラクタジェネレータ４よりパターン
データの読出し及び書込みを行うパターンデータバスで
ある。９はキャラクタジェネレータ４の読出し信号（Ｃ
ＧＲＤ）、１０はキャラクジエネレータ４のチップセレ
クト信号（ＣＧＣ３）、１１はキャラクタジェネレータ
４へのパターンデータの書込み信号（ＣＧＷＲ）である
。

１２はＭＰｔＪ　１のアドレスバス、１３はＭＰＵ１の
データバス、１４はデータ転送回路２よりのＤＭＡ信号
である。ＤＭＡ時データ転送回路２はアドレスバス１２
とデータバス１３にデータを、書込み信号ＷＲ１６とと
もに出力してメモリ２１ヘパターンデータの書込みを行
う、１５．１６はそれぞれＲＤ倍信号ＷＲ信号、１７は
ＭＰＵ　１の基本クロックＣＬＫ信号である。２０はＭ
ＰＬＩ　１の制御プログラムやデータ等を格納している
ＲＯＭやワークエリアとしてのＲＡＭである。２１はパ
ターンデータの格納等を行うメモリである。

［データ転送回路の説明　　　（第１図）〕第１図はデ
ータ転送回路２とＭＰＵ　１及びアクセス回路３との接
続を示す区である。

１０１．１１２．１１４はＭＰＵ　１よりのデータを入
力する入力バッファ、１０２．１１３はデータ転送回路
２よりの出力バッファである。１０３はパターンデータ
を格納するメモリ２１の先頭番地の下位８ビツトをラッ
チする８ビツトのラッチ、１０４はパターンデータを格
納するメモリ２１の先頭番地の上位８ビツトを格納する
８ビツトのラッチである。１０５はラッチ１０３．１０
４の出力を入力して、後述するクロックカウンタ１０９
の値と加算して１６ビツトのアドレス信号１２を作成す
る加算器である。１０６は加算器１０５の出力バッファ
、１０７はデータバスの出力バッファ、１０８はデータ
バスラの入力バッファである。

クロックカウンタ１０９はデータ転送コントローラ１１
６よりのクロック信号１２０によりデータ転送回数を計
数する。１１１はＤＭＡデータ転送するバイト数をラッ
チするラッチ回路、１１０はクロックカウンタ１０９と
ラッチ回路１１１との出力を比較する比較器で、一致す
ると一致信号１２０を出力する。１１５はステータスコ
ントローラ１１５で、アドレス信号１２の下位４ビツト
、ＲＤ信号１５、ＷＲ侶号１６、ＣＳ信号１８及びデー
タ転送コントローラ１１６よりの信号１２４を入力して
、各ラッチ信号１２１〜１２３や各種制御信号を出力す
る。

１１６はデータ転送コントローラで、ＤＭＡモード時に
パターンデータの読圧し制御やメモリ２１へのデータ書
込みの制御を行い、ＤＭＡ転送転送式１バイト送する毎
に、クロックカウンタ１０９をカウントアツプさせる信
号１２５を出力する。これによりＤＭＡ転送バイト数を
計数し、比較器１１０によりＤＭＡ転送の終了を調べる
。−致信号１２０が入力されると、データ転送コントロ
ーラ１１６はＤＭＡ転送を終了する。またクロックカウ
ンタ１０９のカウンタ値は、加算器１０５に入力されて
おり、メモリ２１のアドレス信号１２の更新をも行って
いる。ＤＭＡ転送時、データ転送コントローラ１１６は
ＤＭＡ信号１４をＭＰＵＩに送出するとともに、ＷＲ信
号１６を出力してメモリ２１にパターンデータの書込み
を行う。またＤＭＡ時は、信号１２４を出力してステー
タスコントローラ１１５より、キャラクタジェネレータ
４を読出すための信号ＲＤ及びＣ３信号を出力する。

このようにしてＭＰＵ　１によりアクセス回路３を介し
て指定されたキャラクタのパターンデータが、キャラク
タジェネレータ４より読出され、ＭＰｕｔにより指定さ
れたバイト分、メモリ２１の指定されたアドレス以降に
ＤＭＡ転送される。

［アクセス回路の説明（第２図〜第７図）］第２図は本
実施例のアクセス回路３のブロック図で、第１図及び第
１０図と共通する信号等は同一記号で示している。

データバス５は８ビツト（Ｄｏ〜Ｄ７）で構成され、バ
ッファ２００を介してフォントレジスタ２０２、バイト
数レジスタ２０３、コードレジスタ２０４に入力されて
いる。フォントレジスタ２０２はデータバス５の下位４
ビツトを人力し、例えば文字パターンの字体情報を、“
０”ならばゴシック、′１”ならば明朝体、“２”なら
ば斜体文字というように格納する。バイト数レジスタ２
０３は読出したいキャラクタ１文字当りのパターンデー
タの数（バイト数）を記憶する。コードレジスタ２０４
は読出したいキャラクタの文字コード、例えばＡ　Ｓ　
ＣＩＩコードを記憶するレジスタである。

２０５は制御信号６を入力する入力バッファ、２０６は
制御信号６をもとにラッチ信号２０７〜２０９．２２０
や各種コントロール信号を作成するコントロール信号作
成回路である。２１０，２１１は乗算器で、それぞれ字
体情報とバイト数あるいはバイト数と文字コードを入力
してかけ算を行い、加算器２１２，２１３にその結果を
出力して加算器２１３でキャラクタジェネレータ４のア
ドレス信号７を作成している。２１４はアクセスカウン
タでパターンデータを１バイト読出す、あるいは書込む
毎に＋１され、加算器２１３よりのアドレス信号フを＋
１している。

２１５はアドレス信号７の出力バッファ、２１６はパタ
ーンデータの入力バッファで、パターンデータの読出し
時、パターンデータはバッファ２０１を介してデータバ
ス５に入力される。一方書込み時は、データバス５のパ
ターンデータは入力バッファ２００を通って人力され、
後述する反転回路２２２、白黒反転回路２１８を介して
出力バッファ２２４によりキャラクタジェネレータ４に
出力される。２１７はキャラクタジェネレータ４への読
出し信号９　（ＣＧＲＤ）とセレクト信号１０　（ＣＧ
ＣＳ）及び書込み信号１１　（ＣＧＷＲ）の出力バッフ
ァである。

２１８は白黒反転回路で、コマンドレジスタ２１９より
の出力制御信号２２１によりパターンデータの１．０の
反転（１の補数をとる）あるいは非反転を行う。２２２
は反転回路で、コマンドレジスタ２１９よりの出力制御
信号２２３によりパターンデータのＭＳＢとＬＳＢ位置
の反転（ビット重み位置の反転）あるいは非反転を行う
。コマンドレジスタ２１９はデータバス５よりのコマン
ドをラッチ信号２２０によってラッチする。その出力制
御信号２２１は白黒反転回路２１８に入力され、信号２
２１が１１１１１のときはパターンデータの１．０が反
転され、信号２２３が０″のときはパターンデータのビ
ット位置の反転が実行される構成になっている。

第３図は第２図に示したアクセス回路３の具体的な回路
例を示す図で、説明のため第２図と共通部分は同一符号
で示している。

制御信号６のチップセレクト信号（ＣＳ）と書込み信号
（ＷＲ）がＭＰＵ　！より入力されると、バッファ２０
０がイネーブルとなってデータバス５のデータが各レジ
スタ２０２〜２０４とコマンドレジスタ２１９及び反転
回路２２２の入力端子に供給される。アドレス信号ＡＯ
，Ａ１．Ａ２が共に０″でデータが書き込まれるとラッ
チ信号２０７が出力されフォントレジスタ２０２にデー
タが格納される。ＡＯが１”、ＡｔがＯ″。

Ａ２が′Ｏ″のときはラッチ信号２０８が出力されてバ
イト数レジスタ２０３に、ＡＯが０”、Ａ１が１＠、Ａ
２が０ｗのときはラッチ信号２０９が出力されてコード
レジスタ２０４にデータバス５のデータが格納される。

またＡＯ，Ａｔが共に′１″で、Ａ２が“Ｏ”のときは
ラッチ信号２２０が出力されて、コマンドレジスタ２１
９にデータバス５のコマンドがラッチされる。このよう
にしてＭＰＵ　１より各レジスタに対応するデータがセ
ットされる。

またパターンデータの書込みはＡＯ，Ａｔが共に“０”
、Ａ２が“１”で、書込み信号１１れると、反転回路２
２２と白黒反転回路２１８を通ったパターンデータがパ
ターンデータバス８によりキャラクタジェネレータ４に
書込まれる。

パターンデータの読出しはＡＯが“１″で、Ａ１とＡ２
が共に０“で読出し信号（ＲＤ）をＭＰｕｌｌが出力す
ることにより実行される。このときはバッファ２０１が
イネーブルとなるとともに、ＣＧＲＤ信号９がＣＧＣＳ
侶号１０とともに出力され、キャラクタジェネレータ４
の読出しが実行される。また、パターンデータの読出し
及び書込み時、アクセスカウンタ２１４はそれぞれＣＧ
ＲＤ信号９あるいはＡＯ＝ｉ、Ａ１＝Ｏ，Ａ２；１でＭ
ＰＵＩがＣＳ信号とＷＲ傷信号出力する（出力命令の実
行）ことにより＋１される。アクセスカウンタ２１４の
出力は加算器２１３に入力されていてアドレス信号７の
歩進を行っている。アクセスカウンタ２１４はリセット
信号（ＲＥＳ）以外に、アドレス信号ＡＯ〜Ａ２を共に
“０″にして読込みを実行することによりＮＡＮＤ回路
３０３によってクリアされる。従ってパターンデータの
読出しあるいは書込みの前には、これを実行して読出し
カウンタ２１４をクリアしておく必要がある。

乗算器２１０，２１１はともにゲートアレイ回路で構成
されていて、乗算器２１０は字体情報とバイト数の積を
求め、乗算器２１１はバイト数とキャラクタコードの積
を算出してする。加算器２１２．２１３は４ビツトのフ
ルアダー３０４（ＬＳ８３）で構成されており、キャラ
クタジェネレータ４のアドレス信号７を作成している。

字体情報が“Ｏ″の時キャラクタジェネレータ４のアド
レス信号７は、“Ｏ”より（バイト数）×（キャラクコ
ード）の値を取り、字体情報が“０″でない時は、（バ
イト数）×（キャラクタコード）に（字体情報）Ｘ（バ
イト数）Ｘ２５６）のバイアス値を加えたアドレス信号
７が作成される。

これにより字体情報に対応したキャラクタのパターン情
報の先頭アドレスが作成され、アドレス信号７としてキ
ャラクタジェネレータ４に出力される。

２１８は第７図に示した様な８ビツト分のノンインバー
タ回路７０とインバータ回路７１とで構成されたトライ
ステートバッファである。コマンドレジスタ２１９から
の出力制御信号２２１が“０”のときはノンインバータ
回路７０が選択されて反転されないそのままのデータが
出力される。一方、出力制御信号２２１が１”のときは
インバータ回路フ１が選択され、１，０が反転したデー
タが出力される。

２２２は第５図に示した様な８ビツト分のＡＮＤゲート
とＯＲゲートとで構成される反転回路で、出力制御信号
２２３が“１“のときは非反転用のＡＮＤゲート５０が
、“０′のときは反転用のＡＮＤゲート５１が選択され
ＯＲゲート５２を通して出力される。２１９は前述した
例えばＬＳ３７３の様な８ビツトのラッチから成るコマ
ンドレジスタで、ここではデータバス５の下位２ビツト
（Ｄｏ、Ｄｉ）のみが供給されていて、Ｄｏ。

Ｄｌの値に従ってそれぞれ圧力制御線２２１．２２３を
出力している。

なお、本図においてバッファ２００，２０１゜２０５．
２１５〜２１７は、例えばＬＳ２４４等の８ビツトのト
ライステートバッファであり、しジスタ２０２〜２０４
，２１９はそれぞれ例えばＬＳ２７３等の８ビツトのラ
ッチである。アクセスカウンタ２１４はＬＳ３９３等の
カウンタ、３０５はＬＳ１３８等のデコーダである。

第４図は第３図の乗算器２１０，２１１の具体的な回路
例を示す図である。

４００．４０１は例えばＬＳ２４４等の８ビツトのトラ
イステートバッファ、３０４は第３図で述べたように例
えばＬＳＢ３等の４ビツトフルアダーである。本回路は
それぞれ８ビツトのＸ（ＸＯ〜Ｘ７）ＸＹ　（Ｙｏ〜Ｙ
７）の計算を行って、１６ビツトの積ＺＯ〜２１５を求
めて出力する回路である。

第５図は前述した反転回路２２２の具体的な回路例を示
す図である。

第６図は第５図の反転回路２２２によるデータの反転を
説明した図である。

６０は入力データ（ＩＯ〜１７）であり、６１は出力制
御信号２２１　（ＱＣ）が１″のときに反転が行われな
い場合を示し、６２は出力制御信号２２１　（ＱＣ）が
“Ｏ“のときビット重み位置が反転され、ＭＳＢとＬＳ
Ｂが逆になった反転データである。

第７図は前述した白黒反転回路２１８の具体的な回路例
を示す図である。

［ＭＰＵによるキャラクタジェネレータの読出しプログ
ラムの説明　　　（第８図）］ 第８図はメモリ２のＲＯＭに格納されているＭＰＵＩに
よる、キャラクタジェネレータ４よつ１文字分のパター
ンデータを読出す処理のフローチャートである。

まずステップＳ１でチップセレクト信号（Ｃ５）と書込
み信号（ＷＲ）とともに、アドレス信号の下位３ビツト
（ＡＯ，Ａｔ、Ａ２）をともに“Ｏ”にして字体情報を
書き込むとフォントレジスタ２０２に字体情報がセット
される。次にステップＳ２でステップＳ１と同様にＡＯ
−１，Ａ１、Ａ２−０にしてパターンデータのバイト数
を書込むとバイト数レジスタ２０３にパターンデータの
バイト数が書込まれる。ステップＳ３で同様にしてＡＯ
−０，Ａｔ−１，Ａ２冨０で文字コードを書込むとコー
ドレジスタ２０４にコードデータが格納される。

ステップＳ４で白黒反転処理が必要かどうかをみる。白
黒反転を行うときはステップ＄５に進みビット位置の反
転が必要かどうかを調べる。反転が必要なときはステッ
プＳ６に進み、データバス５のＤＯ＝１．Ｄｉ−０にし
、アドレス信号のＡｏ、Ａ１を共に１″、Ａ２をＯ“に
してコマンドレジスタ２１９にセットする。ステップＳ
５でビット位置反転が不要のときはステップＳ７に進み
、データバス５のＤｏ−１，ＤＩ−１にし、ステップＳ
６と同様にしてコマンドレジスタ２１９にセットする。

一方、ステップＳ４で白黒反転が不要のときはステップ
Ｓ８に進み、ビット位置の反転が必要かどうかを調べる
。ビット位置の反転が必要なときはステップＳ９に進み
データバス５のＤｏ−０゜Ｄ１！０にし、アドレス信号
のＡＯ，Ａｔを共に“１“、Ａ２を“０”にしてコマン
ドレジスタ２１９にセットする。ステップＳ８でビット
位置反転が不要の時はステップ３１０に進み、データバ
スのＤｏ−０，Ｄｉ−１にしてステップＳ９と同様にし
てコマンドレジスタ２１９にセットする。

ステップ３１１ではアドレス信号のＡＯ−Ａ２を共に“
０”にして読出しく入力命令の実行）を行って読出しカ
ウンタ２１４をクリアする。これにより読出しカウンタ
２１４が“０”クリアされ、加算器２１３より読出した
いキャラクタの先頭アドレスを示す２０ビツトのアドレ
ス信号７　（ＣＧＡＯＯ〜ＣＧＡ１９）が出力される。

ステップＳ１２でアドレス信号ＡＯを“１”に、Ａｔ、
Ａ２をともにＯ”にしてチップセレクト信号（ＣＳ）と
読出し信号（ＲＤ）を出力すると（人力命令の実行）、
キャラクタジェネレータ４の読出し信号９　（ＣＧＲＤ
）とセレクト信号１０　（ＣＧＣ３）が出力され、キャ
ラクタジェネレータ４よりパターンデータが読出される
。読出されたパターンデータは必要に応じて例えばビデ
オＲＡＭや印字バッファ等に格納される。ステップＳ１
３では指定した文字コードの全バイトデータが読出され
たかを調べ、読出していないときはステップＳ１２に戻
って再びパターンデータの読出しを行う、読出しカウン
タ２１４は１回パターンデータを読出す度に＋１される
ため、アドレス信号７はパターンデータの読出す度に自
動的に＋１されることになる。

［ＭＰｔＪによるキャラクタジェネレータへの書込み処
理の説明　　　（第９図）］ 第９図はメモリ２のＲＯＭに格納されているＭＰＵ１の
キャラクタジェネレータ４への１文字分のパターンデー
タを書込む処理のフローチャートである。

第９図のステップ３２０〜ステツプＳ３０は第８図のス
テップ５１〜ステツプＳｌｌと全く同様であるため、こ
こでは説明を省略する。ステップＳ３１ではアドレスＡ
Ｏ，Ａｔを共に０”に、Ａ２を“１”にしてＣＳ信号、
ＷＲ傷信号ともに書込みパターンデータ２２５を出力し
てパターンデータを書込む。これにより、キャラクタジ
ェネレータ４に１バイトの書込みパターンデータ２２５
が書込まれる。ステップＳ３２ではアドレスのＡＯ＝１
．Ａｌ冨０．Ａ２−１にし、ステップＳ３１と同様にＣ
Ｓ信号ＷＲ信号を出力して、歩進クロック２２７を出力
しアクセスカウンタ２１４を＋１する。これによりキャ
ラクタジェネレータ４のアドレス信号７が＋１され、ア
ドレスが更新される。ステップ５３３では全バイトの書
込みが終了したかを調べ、終了していなければステップ
Ｓ３１に戻り、前述の動作を実行する。

［ＤＭＡ転送指示の説明　　（第１１図）コ第１１図は
ＭＰＵ　１によるＤＭＡ転送指示のフローチャートを示
した図である。

ＤＭＡ転送を実施する場合ＭＰＵ　１はまずステップ３
４０でパターン読出しの前処理を行う。これは第８図の
ステップ８１〜ステツプＳｌｌで示されたフローチャー
トと同様であるため、ここでは説明を省略する。ステッ
プＳ４１ではパターンデータを格納するメモリ２１の先
頭アドレスの下位８ビツトをラッチ回路１０３に、上位
８ビツトをラッチ１０４にそれぞれセットする。

次にステップＳ４２で転送するパターンデータのバイト
数をラッチ回路１１にセットする。ステップＳ４３では
アドレスデータ１２の下位４ビツトと書込み信号ＷＲ１
６とにより、ステータスコントローラ１１５にＤＭＡ開
始信号１２６を出力すべく指示を与える。ＤＭＡ開始信
号１２６が出力されるとデータ転送コントローラ１１６
はＤＭＡを開始し、ＤＭＡ信号１４、ＷＲ信号１６をＭ
ＰＵＩやメモリ２１に出力するとともに、信号１２４に
よりステータスコントローラ１１５からキャラクタジェ
ネレータ４の読出し信号ＲＤを出力させている。このよ
うにして高速でキャラクタジェネレータ４よりメモリ２
１にパターンデータの転送が実施できる。

以上に述べた如く本実施例によれば、ＭＰＵのアドレス
空間に関係なく、かつ処理速度を落とす事なくキャラク
タジェネレータのパターンアドレスを求めることができ
、パターン情報のビット位置の反転及び１．０の反転を
行って読出し及び書込みが行なえる。

更に、ＤＭＡ転送により高速でメモリにパターンデータ
が書込めるという効果がある。

［発明の効果コ 以上述べた如く本発明によれば、高速度でキャラクタジ
ェネレータよりパターンデータのビット位置及び白黒を
反転して読出すことができるとともに、高速でパターン
データをメモリに書込めるという効果がある。

【図面の簡単な説明】

第１図はデータ転送回路とＭＰＵ及びアクセス回路との
接続を示す図、 第２図は本発明の一実施例のアクセス回路のブロック図
、 第３図はアクセス回路の具体的な回路例を示す図、 第４図は乗算器の具体的な回路例を示す図、第５図は反
転回路の具体的な回路例を示す図、第６図は反転回路に
よるデータの反転を説明した図 第７図は白黒反転回路の具体的な回路例を示す図、 第８図はキャラクタジェネレータより１文字分のパター
ンデータを読出すＭＰＵの動作フロチャート、 第９図はキャラクタジェネレータに１文字分のパターン
データを書込むＭＰＵの動作フロチャート、 第１０図は本発明の一実施例のアクセス回路とデータ転
送回路及びキャラクタジェネレータとの接続、更にはＭ
ＰＵとデータ転送装置との接続を示す図 第１１図はＭＰＵによるＤＭＡ転送処理のフローチャー
トである。 図中、１・・−ＭＰＵ、２・・・メモリ、３・・・アク
セス回路、４・・・キャラクタジェネレータ、５・・・
データバス、６・・・制御信号、７・・・アドレス信号
、８・・・パターンデータバス、９・・・読出し信号（
ＣＧＲＤ）、１０・・・チップセレクト信号（ＣＧＣ３
）、１１・・・書込み信号（ＣＧＷＲ）、６０・・・入
力データ、６１　・・・反転データ、１０３．１０４．
１１１・・・ラッチ回路、１０５・・・加算器、１ｏ９
・・・クロックカウンタ、１１０・・・比較器、１１５
・・・ステータスコントローラ、１１６・・・データ転
送コントローラ、２００，２０１，２０５，２１５〜２
１７．２２４・・・バッファ、２０２・・・フォントレ
ジスタ、２０３・・・バイト数レジスタ、２ｏ４・・・
コードレジスタ、２０６・・・コントロール信号作成回
路、２０７〜２０９．２２０−・・ラッチイ言号、２１
０，２１１・・・乗算器、２１２，２１３・・・加算器
、２１４・・・アクセスカウンタ、２１８・・・白黒反
転回路、２１９・・・コマンドレジスタ、２２１，２２
３・・・出力制御信号、２２２・・・反転回路、２２５
・・・書込みパターンデータ、２２６・・・ＷＣＥ信号
、２２７・・・歩進クロックである。 特許出頭人　　キャノン株式会社 第５図 第６図 ＃ｉ１図

Claims (4)

【特許請求の範囲】
1. （１）キャラクタの字体情報を格納する字体情報格納手
   段と、前記キャラクタのパターンデータ数を格納するパ
   ターン数格納手段と、前記キャラクタのコード情報を格
   納するコード情報格納手段と、前記字体情報と前記パタ
   ーンデータ数及び前記コード情報をもとに前記キャラク
   タのパターン情報のアドレス信号を作成する手段と、前
   記アドレス信号を歩進する歩進手段と、前記パターン情
   報のビット重み位置を反転する反転手段と、前記パター
   ン情報の白黒反転を行う白黒反転手段と、該白黒反転手
   段と前記反転手段とを作動させる作動手段とを備えたパ
   ターン情報の読出し手段と、前記パターン情報を格納す
   る格納手段と、前記読出し手段より前記格納手段にパタ
   ーン情報を転送する転送手段とを備えたことを特徴とす
   るキャラクタジェネレータのアクセス回路。
2. （２）転送手段は格納手段の先頭アドレスを設定する第
   １の設定手段と、転送情報数を設定する第２の設定手段
   と、格納手段への書込み信号及びキャラクタジェネレー
   タの読出し信号を発生する信号発生手段とを備えたこと
   を特徴とする特許請求の範囲第１項記載のキャラクタジ
   ェネレータのアクセス回路。
3. （３）パターン情報のアクセス時、作動手段は反転手段
   と白黒反転手段のいずれかあるいは両方を独立して作動
   できるようにしたことを特徴とする特許請求の範囲第１
   項に記載のキャラクタジェネレータのアクセス回路。
4. （４）アドレス信号を作成する手段はパターンデータ数
   と字体情報の積を求める第１の乗算手段と、前記パター
   ンデータ数とコード情報の積を求める第２の乗算手段と
   、前記第１と第２の乗算手段出力値を加算する加算手段
   とを備えたことを特徴とする特許第１項記載のキャラク
   タジェネレータのアクセス回路。