JPS6353590A - キヤラクタジエネレ−タのアクセス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明はキャラクタジェネレータのアクセス回路に関す
るものである。

［従来の技術］ 近年、プリンタ等の記録装置の機能が向上する中で、特
に高速印字、高解像度化の要求が高まってきている。こ
れらプリンタのほとんどは制御部にマイクロプロセッサ
（ＭＰＵ）を用いて機能の向上を図っているが、高速印
字や高解像処理を行うにはＭＰＵの処理速度が問題とな
り、従来は高速のＭＰＵや１ランク上のＭＰＵを使用す
ることで対応してきたが、このことがプリンタのコスト
を上げる一因となっていた。特にドツトマトリクスで印
字を行うプリンタにおいて高解像を実現するためには、
面積当りの印字ドツト数を増やす必要がある。このこと
はキャラクタジェネレータの増大を意味し、これにより
文字パターンの転送速度の低下、およびキャラクタジェ
ネレータのアドレス空間の不足を補うための処理等によ
りＭＰＵの処理速度が低下してしまう。また更にパター
ンの反転表示を行う様な場合には反転処理のために処理
速度が低下するという欠点があった。

［発明が解決しようとする問題点］ 本発明は上記従来例に鑑みなされたもので、高速度でキ
ャラクタジェネレータよりパターンデータを読出すこと
のできるとともに、パターンデータのビット反転（１の
補数）を可能にしたキャラクタジェネレータのアクセス
回路を提供することを目的とする。

［問題点を解決するための手段］ 上記目的を達成するために本発明のキャラクタジェネレ
ータのアクセス回路は以下の様な構成から成る。

即ち、パターン情報を読出すキャラクタの字体情報を格
納する字体情報格納手段と、前記キャラクタのパターン
データ数を格納するパターン数格納手段と、前記キャラ
クタのコード情報を格納するコード情報格納手段と、前
記字体情報と前記パターンデータ数及び前記コード情報
をもとに前記パターン情報のアドレス信号を作成する手
段と、前記パターン情報を読出す度に前記アドレス信号
を歩進する手段と、前記パターン情報の白黒反転を行う
反転手段とを備える。

［作用コ 以上の構成において、パターン情報を読出すキャラクタ
の字体情報と、キャラクタのパターンデータ数と、キャ
ラクタのコード情報とによりパターン情報のアドレス信
号を作成して出力し、キャラクタジェネレータより順次
パターン情報を読出すことができるとともに、パターン
情報の白黒反転を行えるように動作する。

［実施例］ 以下、添付図面を参照して本発明の実施例を詳細に説明
する。

［全体構成の説明　　（第２図）］ 第２図は本発明の一実施例のアクセス回路３とＭＰＵ　
１およびキャラクタジェネレータ４との接続を示す図で
ある。

図中、１はアクセス回路３を介してキャラクタジェネレ
ータ４にアクセスを行うマイクロプロセッサ（ＭＰＵ）
である、２はＭＰＵ　１の制御プログラムやデータ等を
格納しているＲＯＭや、ＭＰＵ１のワークエリアとして
のＲＡＭ等を備えたメモリである。３はＭＰＵ　１より
各種データや制御信号等を入力しキャラクタジェネレー
タ４のアクセス信号を出力するアクセス回路、４は文字
や記号のパターン情報を格納しているキャラクタジェネ
レータである。

５はＭＰＵ　１のデータバス、６は読出し信号（ＲＤ）
や書込み信号（ＷＲ）、チップセレクト信号（ＣＳ）等
を含む制御信号である。７はキャラクタジェネレータの
アドレス信号で、本実施例では２０ビツトで構成されて
いる。８はキャラクタジェネレータ４より読出されたパ
ターンデータである。９はキャラクタジェネレータ４の
読出し信号（ＣＧＲＤ）、１０はキャラクジエネレータ
４のチップセレクト信号（ＣＧＣＳ）である。

［アクセス回路の説明 （第１図、第３図〜５図）］ 第１図は本実施例のアクセス回路３のブロック図で、第
２図と共通する信号等は同一記号で示している。

データバス５は８ビツト（Ｄｏ〜Ｄ７）で構成され、バ
ッファ２００を介してフォントレジスタ２０２、バイト
数レジスタ２０３、コードレジスタ２０４に入力されて
いる。フォントレジスタ２０２はデータバス５の下位４
ビツトを入力し、例えば文字パターンの字体情報を、“
０”ならばゴシック、１１１１＋ならば明朝体、２″な
らば斜体文字というように格納する。バイト数レジスタ
２０３は読出したいキャラクタ１文字当りのパターンデ
ータの数（バイト数）を記憶する。コードレジスタ２０
４は読出したいキャラクタの文字コード、例えばＡ　Ｓ
　ＣＩＩコードを記憶するレジスタである。

２０５は制御信号６を入力する入力バッファ、２０６は
制御信号６をもとにラッチ信号２０７〜２２０や各種コ
ントロール信号を作成するコントロール信号作成回路で
ある。２１０，２１１は乗算器で、それぞれ字体情報と
バイト数あるいはバイト数と文字コードを入力してかけ
算を行い、加算器２１２，２１３にその結果を出力して
加算器２１３でキャラクタジェネレータ４のアドレス信
号７を作成している。２１４は読出しカウンタでパター
ンデータ８を１バイト読出すことに＋１され、加算器２
１３よりのアドレス信号７を＋１している。２１５はア
ドレス信号７の出力バッファ、２１６はパターンデータ
８の入力バッファで、パターンデータ８はバッファ２０
１を介してデータバス５に入力される。２１７はキャラ
クタジェネレータ４への読出し信号９　（ＣＧＲＤ）と
セレクト信号１０　（ＣＧＣＳ）の出力バッファである
。

２１８は白黒反転回路で、コマンドレジスタ２１９より
の信号２２１によりパターンデータ８の０．１の反転（
１の補数をとる）あるいは非反転を行う。コマンドレジ
スタ２１９はデータバス５よりのコマンドをラッチ信号
２２０によってラッチする。その出力信号２２１は白黒
反転回路２１８に入力され、信号２２１が１“のときは
白黒反転が実行され、“Ｏ”のときは反転が実行されな
い構成になっている。

第３図は第１図に示したアクセス回路３の具体的な回路
例を示す図で、説明のため第１図と共通部分は同一符号
で示している。

制御信号６のチップセレクト信号（ＣＳ）と書込み信号
（ＷＲ）がＭＰＵ　！より人力されると、バッファ２０
０がイネーブルとなってデータバス５のデータが各レジ
スタ２０２〜２０４の入力端子に供給される。アドレス
信号ＡＯ，Ａｔ、Ａ２が共に“０“でデータが書き込ま
れるとラッチ信号２０７が出力されフォントレジスタ２
０２にデータが格納される。ＡＯが“１”、Ａ１が“Ｏ
”、Ａ２が０′のときはラッチ信号２０８が出力されて
バイト数レジスタ２０３に、ＡＯが“０”、Ａｔが”１
”、Ａ２が“０”のときはラッチ信号２０９が出力され
てコードレジスタ２゜４にデータバス５のデータが格納
される。このようにしてＭＰＵ　１より各レジスタに対
応するデータがセットされる。

パターンデータ８の読出しはＡＯが１”で。

Ａ１とＡ２が共に“０″で読出し信号（ＲＤ）をＭＰＵ
　１が出力することにより実行される。このときはバッ
ファ２０１がイネーブルとなるとともに、ＣＧＲＤ信号
９がＣＧＣＳ　１０とともに出力され、キャラクタジェ
ネレータ４の読出しが実行される。また、この時読出し
カウンタ２１４はＣＧＲＤ信号９が出力される毎に＋１
される。この出力は加算器２１３に入力されていてアド
レス信号７の歩道を行っている。読出しカウンタ２１４
はリセット信号（ＲＥＳ）以外に、アドレス信号ＡＯ〜
Ａ２を共に′０”にして読込みを実行することによりＮ
ＡＮＤ回路３０３によってクリアされる。従ってパター
ンデータの人力実行前には、これを実行して読出しカウ
ンタ２１４をクリアしておく必要がある。

乗算器２１０，２１１はともにゲートアレイ回路で構成
されていて、乗算器２１０は字体情報とバイト数の積を
求め、乗算器２１１はバイト数とキャラクタコードの積
を算出してする。加算器２１２．２１３は４ピツトノフ
ルアダー３０４（ＬＳ８３）で構成されており、キャラ
クタジェネレータ４のアドレス信号７を作成している。

字体情報が“０′の時キャラクタジェネレータ４のアド
レス信号７は、“０”より（バイト数）×（キャラクコ
ード）の値を取り、字体情報が“０“でない時は、（バ
イト数）×（キャラクタコード）に（字体情報）Ｘ（バ
イト数）Ｘ２５６）のバイアス値を加えたアドレス信号
７が作成される。

これにより字体情報に対応したキャラクタのパターン情
報の先頭アドレスが作成され１．アドレス信号７として
キャラクタジェネレータ４に出力される。

２１８は第５図に示した様な８ビツトのトライステート
バッファで構成される白黒反転回路で、信号２２１が′
１″のときはインバータゲート５０が、“０″のときは
ノンインバータゲート５１が選択される。２１９は例え
ばＬＳ３７３の様な８ビツトのラッチで、ＭＰＵ１より
のアドレス信号のＡＯＯ１２Ａｌ−１，Ａ２＝Ｏでチッ
プセレクト信号で１、書込み信号Ｗ１とともにデータが
入力されるとラッチされるコマンドレジスタである。

なお、本図においてバッファ２００，２０１゜２０５．
２１５〜２１７は、例えばＬＳ２４４等の８ビツトのト
ライステートバッファであり、レジスタ２０２〜２０４
はそれぞれ例えばＬＳ２７３等の８ビツトのラッチであ
る。カウンタ２１４はＬＳ３９３等のカウンタ、３０５
はＬＳ１３８等のデコーダである。

第４図は第３図の乗算器２１０．２１１の具体的な回路
例を示す図である。

４００，４０１は例えばＬＳ２４４等の８ビツトのトラ
イステートバッファ、３０４は第３図で述べたように例
えばＬＳＢ３等の４ビツトフルアダーである。本回路は
それぞれ８ビツトのｘ（ＸＯ〜Ｘ７）ｘＹ　（Ｙｏ〜Ｙ
））の計算を行って、１６ビツトの積ＺＯ〜２１５を求
めて出力する回路である。

［ＭＰＵによるキャラクタジェネレータの読出しプログ
ラムの説明　　　（第６図）］ 第６図はメモリ２のＲＯＭに格納されているＭＰｕｔの
、キャラクタジェネレータ４より１文字分のパターンデ
ータを読出す処理のフローチャートである。

まずステップＳ１でチップセレクト信号（０号の下位３
ビツト（ＡＯ，Ａｔ、Ａ２）をともに“０”にして字体
情報を書き込むとフォントレジスタ２０２に字体情報が
セットされる。次にステップＳ２でステップＳ１と同様
にＡＯ＝１．Ａ１、Ａ２−０にしてパターンデータのバ
イト数を書込むとバイト数レジスタ２０３にパターンデ
ータのバイト数が書込まれる。ステップＳ３で同様にし
てＡＯ＝Ｏ，Ａ１＝１．Ａ２＝Ｏで文字コードを書込む
とコードレジスタ２０４にコードデータが格納される。

ステップＳ４で白黒反転が必要かどうかを調べる。白黒
反転が必要なときはステップＳ５に進み、データバス５
のＬＳＢ　（Ｄｏ）を“１″に、アドレス信号のＡＯ，
Ａｌを共に“１”、Ａ２を“Ｏ”にしてコマンドレジス
タ２１９にセットする。白黒反転が不要のときはステッ
プＳ６に進み、データバス５のＤＯを０″にし、ステッ
プＳ５と同様にしてコマンドレジスタ２１９にセットす
る。ステップＳ７ではアドレス信号のＡＯ〜Ａ２を共に
“０“にして読出しく人力命令の実行）を行って読出し
カウンタ２１４をクリアする。これにより読出しカウン
タ２１４が“ｏ″クリアれ、加算器２１３より読出した
いキャラクタの先頭アドレスを示す２０ビツトのアドレ
ス信号７　（ＣＧＡＯＯ〜ＣＧＡ１９）が出力される。

ステップＳ８でアドレス信号ＡＯを１”に。

Ａｔ、Ａ２をともに“０”にしてチップセレクト信号（
で１）と読出し信号（τ下）を出力すると（人力命令の
実行）、キャラクタジェネレータ４の読出し信号９　（
でτ下〕）とセレクト信号１０（ｆｆで可）が出力され
キャラクタジェネレータ４よりパターンデータ８が読出
される。読出されたパターンデータ８は必要に応じて例
えばビデオＲＡＭや印字バッファ等に格納される。ステ
ップＳ９では指定した文字コードの全バイトデータが読
出されたかを調べ、読出していないときはステップＳ８
に戻って再びバターンンデータ８の読出しを行う。読出
しカウンタ２１４は１回パターンデータ８を読出す度に
＋１されるため、アドレス信号７はパターンデータ８の
読出す度に自動的に＋１されることになる。

以上に述べた如く本実施例によれば、ＭＰＵのアドレス
空間に関係なく、かつ処理速度を落とす事なくキャラク
タジェネレータのパターンアドレスが得られパターン情
報の読出しが行なえ、更にパターンデータの白黒反転が
行えるという効果がある。

［発明の効果］ 以上述べた如く本発明によれば、高速度でキャラクタジ
ェネレータよりパターンデータを読出すことができると
ともに、パターンデータの１．０を反転して読出せると
いう効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のアクセス回路のブロック図
、 第２図は本実施例のアクセス回路とＭＰＵ及びキャラク
タジェネレータとの接続を示す図、第３図はアクセス回
路の具体的な回路例を示す図、 第４図は乗算器の具体的な回路例を示す図、第５図は白
黒反転回路の具体的な回路例を示す図、 第６図はキャラクタジェネレータより１文字分のパター
ンデータを読出すＭＰＵの動作フロチャートである。 図中、１・・・ＭＰＵ、２・・・メモリ、３・・・アク
セス回路、４・・・キャラクタジェネレータ、５・・・
データバス、６・・・制御信号、７・・・アドレス信号
、８・・・パターンデータ、９・・・読出し信号（ＣＧ
ＲＤ）、１０・・・チップセレクト信号（ＣＧＣＳ）、
２００゜２０１．２０５，２１５〜２１７・・・バッフ
ァ、２０２・・・フォントレジスタ、２０３・・・バイ
ト数レジスタ、２０４・・・コードレジスタ、２０６・
・・コントロール信号作成回路、２０７〜２０９．２２
０・・・ラッチ信号、２１０，２１１・・・乗算器、２
１２゜２１３・・・加算器、２１４・・・読出しカウン
タ、２１８・・・白黒反転回路、２１９・・・コマンド
レジスタである。 第２図

Claims (2)

【特許請求の範囲】
1. （１）パターン情報を読出すキャラクタの字体情報を格
   納する字体情報格納手段と、前記キャラクタのパターン
   データ数を格納するパターン数格納手段と、前記キャラ
   クタのコード情報を格納するコード情報格納手段と、前
   記字体情報と前記パターンデータ数及び前記コード情報
   をもとに前記パターン情報のアドレス信号を作成する手
   段と、前記パターン情報を読出す度に前記アドレス信号
   を歩進する手段と、前記パターン情報の白黒反転を行う
   反転手段とを備えたことを特徴とするキャラクタジェネ
   レータのアクセス回路。
2. （２）アドレス信号を作成する手段はパターンデータ数
   と字体情報の積を求める第１の乗算手段と、前記パター
   ンデータ数とコード情報の積を求める第２の乗算手段と
   、前記第１と第２の乗算手段出力値を加算する加算手段
   とを備えたことを特徴とする特許第１項記載のキャラク
   タジェネレータのアクセス回路。