JPS5841494A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPS5841494A JPS5841494A JP56136113A JP13611381A JPS5841494A JP S5841494 A JPS5841494 A JP S5841494A JP 56136113 A JP56136113 A JP 56136113A JP 13611381 A JP13611381 A JP 13611381A JP S5841494 A JPS5841494 A JP S5841494A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- state
- output
- input
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は記憶装置、特に電子式タイプライタなどの文字
列の記憶に用いられる記憶装置に関する。
列の記憶に用いられる記憶装置に関する。
最近、タイプライタは電子化され、このような電子式タ
イプライタでは機械式タイプライタのキーボードやプリ
ンタ部に関する制御が電子化され、それ（二より機械式
タイプライタ（二おける種々の欠点が排除され、比較的
良好なキー押下時の感触が得られるととも（−多種の機
能が実現されてい°る。
イプライタでは機械式タイプライタのキーボードやプリ
ンタ部に関する制御が電子化され、それ（二より機械式
タイプライタ（二おける種々の欠点が排除され、比較的
良好なキー押下時の感触が得られるととも（−多種の機
能が実現されてい°る。
一方、記憶装置は、磁気記憶装置、ＩＣ記憶装置など種
々な記憶装置が開発されるととも（二、小型化、高密度
ないし高集積化がなされ、年々ビット当たりの価格も低
下し、現在では低価格大容量の記憶装置が実現されてい
る。このような記憶装置は、上述した電子タイプライタ
にも多く用いられており、例えば文字列を記憶するため
（二利用されている。これらの文字列記憶装置を備えた
電子タイプライタでは、文章或いはよく使用される慣用
句、単語、住所などを内部或いは外部の記憶装置に登録
することができ、記憶装置に登録された記憶装置（二対
して停電対策が施されておらず、文字列記憶装置の内容
（二異常を発見した場合、電子式タイプライタ自身のハ
ードウェア（二よる障害か或いは停電などの原因（二よ
る異常かなどの判断を行なうのが極めて難しく、このこ
とは記憶装置が用いられる電子機器の゛保守性を考慮し
たとき大きな問題となる。
々な記憶装置が開発されるととも（二、小型化、高密度
ないし高集積化がなされ、年々ビット当たりの価格も低
下し、現在では低価格大容量の記憶装置が実現されてい
る。このような記憶装置は、上述した電子タイプライタ
にも多く用いられており、例えば文字列を記憶するため
（二利用されている。これらの文字列記憶装置を備えた
電子タイプライタでは、文章或いはよく使用される慣用
句、単語、住所などを内部或いは外部の記憶装置に登録
することができ、記憶装置に登録された記憶装置（二対
して停電対策が施されておらず、文字列記憶装置の内容
（二異常を発見した場合、電子式タイプライタ自身のハ
ードウェア（二よる障害か或いは停電などの原因（二よ
る異常かなどの判断を行なうのが極めて難しく、このこ
とは記憶装置が用いられる電子機器の゛保守性を考慮し
たとき大きな問題となる。
従って本発明はこのような点（二鑑みてなされたもので
、記憶装置の内容の異常に対し正確な判断を下すことが
できる記憶装置を提供することを目的とする。
、記憶装置の内容の異常に対し正確な判断を下すことが
できる記憶装置を提供することを目的とする。
本発明はこの目的を達成するため（二、不揮発性素子で
構成された記憶装置を設け、この記憶装置に処理すべき
情報を記憶した記憶装置（二関する論理矛盾の有無を記
憶させる構成を採用した。
構成された記憶装置を設け、この記憶装置に処理すべき
情報を記憶した記憶装置（二関する論理矛盾の有無を記
憶させる構成を採用した。
以下、図面（−示す実施例（二基づいて本発明の詳細な
説明する。
説明する。
第１図には本発明に係る記憶装置の構成が図示されてお
り、図中符号１で示すものは、例えば電子タイプライタ
の文字列を記憶するための記憶装置であり、中央処理装
置（図示せず）の制御の下にこの記憶装置から種々の文
字列が読み出され、それ（二従って文章が作成されたり
印字が行なわれたりする。さらに本発明では、例えばＤ
フリップフロップなどから構成される不揮発性記憶素子
、すなわち状態記憶装置２が用いられており、そのＤ入
力はデータバスＤＢのＬＳＢと接続される。
り、図中符号１で示すものは、例えば電子タイプライタ
の文字列を記憶するための記憶装置であり、中央処理装
置（図示せず）の制御の下にこの記憶装置から種々の文
字列が読み出され、それ（二従って文章が作成されたり
印字が行なわれたりする。さらに本発明では、例えばＤ
フリップフロップなどから構成される不揮発性記憶素子
、すなわち状態記憶装置２が用いられており、そのＤ入
力はデータバスＤＢのＬＳＢと接続される。
また状態記憶装置２のりｑツク入力Ｃはアントゲ−ｌ−
Ｇ２の出力と接続され、一方Ｑ出力はトライステートバ
ッファＢＦに接続される。このバッファＢＦはアンドゲ
ートＧ１の出力により制御される。アンドゲートＧｌ、
Ｇ２のそれぞれ一方の入力にはデバイスセレクト信号線
ＤＳと接続され、一方アンドゲ−１−Ｇｌの他方の入力
はＩ１０読み込みタイミング信号線ＲＤと、またアンド
ゲートＧ２の他方の入力はＩ１０書き込みタイミング信
号線ＷＴとそれぞれ接続される。
Ｇ２の出力と接続され、一方Ｑ出力はトライステートバ
ッファＢＦに接続される。このバッファＢＦはアンドゲ
ートＧ１の出力により制御される。アンドゲートＧｌ、
Ｇ２のそれぞれ一方の入力にはデバイスセレクト信号線
ＤＳと接続され、一方アンドゲ−１−Ｇｌの他方の入力
はＩ１０読み込みタイミング信号線ＲＤと、またアンド
ゲートＧ２の他方の入力はＩ１０書き込みタイミング信
号線ＷＴとそれぞれ接続される。
本発明ではこのような不揮発性の状態記憶装置２を用い
ることにより文字列記憶装置中構成されているファイル
編成の論理が変更きれる操作を開始する直前に状態記憶
装置に論理「１」を書き込み、また操作の完了したとき
に論理ｒＯＪを書き込むようにする。
ることにより文字列記憶装置中構成されているファイル
編成の論理が変更きれる操作を開始する直前に状態記憶
装置に論理「１」を書き込み、また操作の完了したとき
に論理ｒＯＪを書き込むようにする。
この状態記憶装置２への書き込み及び読み出しは、第２
図、第３図に図示したタイミングに（よりそれぞれ行な
われる。すなわち、状態記憶装置２への書き込みは第２
図（ａ）ｅ （ｂａｔ二図示されたようにデータバスＤ
Ｂｔ二現れるデータ及びデバイスセレクト信号ＤＳが確
定しているとき第２図（ｃ）の書き込みタイミング信号
線ＷＴをアクティブにすることによって行なわれる。こ
のときアンドゲートＧ２の出力はハイレベルとなるので
タロツクが働きＤ入力、すなわちデータバスのＬＳＢに
関する情報に従ってそれぞれ第２図（ｄ）に図示したよ
うにフリップフロップの出力Ｑが変化し新たな状態を記
憶したことになる。
図、第３図に図示したタイミングに（よりそれぞれ行な
われる。すなわち、状態記憶装置２への書き込みは第２
図（ａ）ｅ （ｂａｔ二図示されたようにデータバスＤ
Ｂｔ二現れるデータ及びデバイスセレクト信号ＤＳが確
定しているとき第２図（ｃ）の書き込みタイミング信号
線ＷＴをアクティブにすることによって行なわれる。こ
のときアンドゲートＧ２の出力はハイレベルとなるので
タロツクが働きＤ入力、すなわちデータバスのＬＳＢに
関する情報に従ってそれぞれ第２図（ｄ）に図示したよ
うにフリップフロップの出力Ｑが変化し新たな状態を記
憶したことになる。
また状態記憶装置２（二記憶されている状態を読み込む
ときは第３図（ａ）、 （ｂ）を二図示したようにデバ
イスセレクト信号ＤＳを確定し、読み込みタイミング信
号線ＲＤをアクティブにする。このときアンドゲートＧ
１にハイレベルの信号が現れるので、トライステートバ
ッファＢＦがアクティブになり第３図（ｃ）に図示した
ようなＱ出力はバッファＢＦを経てデータバスＤＢに送
出され、マイクロコンピュータはデータバスＤＢ上に確
定した状態情報を得ることが可能になる。
ときは第３図（ａ）、 （ｂ）を二図示したようにデバ
イスセレクト信号ＤＳを確定し、読み込みタイミング信
号線ＲＤをアクティブにする。このときアンドゲートＧ
１にハイレベルの信号が現れるので、トライステートバ
ッファＢＦがアクティブになり第３図（ｃ）に図示した
ようなＱ出力はバッファＢＦを経てデータバスＤＢに送
出され、マイクロコンピュータはデータバスＤＢ上に確
定した状態情報を得ることが可能になる。
上述したよ）な構成において、文字列のための記憶装置
に書き込みのサイクルを伴う文字情報などの移動を行な
うときに、上述した状態記憶装置を利用する。すなわち
、文字情報などの移動を行なうとき、すなわちファイル
編成の論理が変更される操作を開始する直前に上述した
方法で状態記憶装置２に論理「１」を書き込み、操作を
完了したとき（二輪理「０」を書き込む。従って論理「
１」が状態記憶装置（二保持されているとき停電などが
起きたらシステムの制御は停電によって打ち切られ、次
の電源投入時に有効な情報を示すこと（二なる。
に書き込みのサイクルを伴う文字情報などの移動を行な
うときに、上述した状態記憶装置を利用する。すなわち
、文字情報などの移動を行なうとき、すなわちファイル
編成の論理が変更される操作を開始する直前に上述した
方法で状態記憶装置２に論理「１」を書き込み、操作を
完了したとき（二輪理「０」を書き込む。従って論理「
１」が状態記憶装置（二保持されているとき停電などが
起きたらシステムの制御は停電によって打ち切られ、次
の電源投入時に有効な情報を示すこと（二なる。
また、システムの電源投入直後に必要な操作は状態記憶
装置２の状態を読み込み、その論理状態が「１」のとき
（二は文字列記憶装置が論理矛盾を引き起こしていると
判断してしかるべき処置をとり、一方論理「０」の場合
には論理矛盾が発生しておらず、そのまま情報処理を継
続させるようにする。
装置２の状態を読み込み、その論理状態が「１」のとき
（二は文字列記憶装置が論理矛盾を引き起こしていると
判断してしかるべき処置をとり、一方論理「０」の場合
には論理矛盾が発生しておらず、そのまま情報処理を継
続させるようにする。
以上説明したように、本発明によれば状態記憶装置（二
情報記憶用の記憶装置の論理矛盾の有無を記憶させるよ
うにしているので、このような記憶装置を備えた電子機
器に異常があるときハードゥエアの修理を必要とするか
否かの判断を簡単（Ｚ出すことができると共に、本発明
による記憶装置は数種の部品で構成されているため、安
価（二しかも簡単に組み込むことができるなど優れた効
果が得られる。
情報記憶用の記憶装置の論理矛盾の有無を記憶させるよ
うにしているので、このような記憶装置を備えた電子機
器に異常があるときハードゥエアの修理を必要とするか
否かの判断を簡単（Ｚ出すことができると共に、本発明
による記憶装置は数種の部品で構成されているため、安
価（二しかも簡単に組み込むことができるなど優れた効
果が得られる。
第１図は本発明の記憶装置の構成を示した構成図、第２
図（ａ）〜（ｄ）は状態記憶装置への書き込みタイミン
グを示した信号波形図、第３図（ａ）〜（ｄ）は状態記
憶装置の状態を読み込むときのタイミングを示した信号
波形図である。 １・・・文字列記憶装置 ２・・・状態記憶装置ＢＦ
・・・トライステートバッファ ＤＢ・・・データバス ＤＳ・・・デバイスセレクト信号 ＲＤ・・・読み込みタイミング信号 ■〉・・書き込みタイミング信号。 第２図 第３図
図（ａ）〜（ｄ）は状態記憶装置への書き込みタイミン
グを示した信号波形図、第３図（ａ）〜（ｄ）は状態記
憶装置の状態を読み込むときのタイミングを示した信号
波形図である。 １・・・文字列記憶装置 ２・・・状態記憶装置ＢＦ
・・・トライステートバッファ ＤＢ・・・データバス ＤＳ・・・デバイスセレクト信号 ＲＤ・・・読み込みタイミング信号 ■〉・・書き込みタイミング信号。 第２図 第３図
Claims (1)
- 処理すべき情報を記憶した第１の記憶装置と、不揮発性
記憶素子で構成された第２の記憶装置を有し、前記第１
の記憶装置が論理矛盾を引き起こしているか否かの状態
を前記第２の記憶装置に記憶させることを特徴とする記
憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56136113A JPS5841494A (ja) | 1981-09-01 | 1981-09-01 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56136113A JPS5841494A (ja) | 1981-09-01 | 1981-09-01 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5841494A true JPS5841494A (ja) | 1983-03-10 |
Family
ID=15167593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56136113A Pending JPS5841494A (ja) | 1981-09-01 | 1981-09-01 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5841494A (ja) |
-
1981
- 1981-09-01 JP JP56136113A patent/JPS5841494A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5958700A (ja) | 記憶保護判定方式 | |
| JPS5841494A (ja) | 記憶装置 | |
| JPS6425769U (ja) | ||
| KR860004359A (ko) | 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture) | |
| JPH0421221B2 (ja) | ||
| JPS6134588A (ja) | 画像記憶制御回路 | |
| JPS61214040A (ja) | メモリのパリテイ回路 | |
| JPS5637899A (en) | Memory malfunction detection system | |
| JPS6353593A (ja) | キヤラクタジエネレ−タのアクセス回路 | |
| JPS608508B2 (ja) | 文字パタ−ン発生装置 | |
| JPS56105546A (en) | Memory mapping circuit | |
| JPS556679A (en) | Check system of error control circuit | |
| JPS58117590A (ja) | 画面の制御方式 | |
| JPS60181855A (ja) | メモリ装置の機能監視装置 | |
| JPS56134398A (en) | Check system for error detecting and correcting circuit | |
| JPS6010674B2 (ja) | プリンタ | |
| JPS58101258U (ja) | 端数処理選択機能を有する電子式計算機 | |
| JPH0357660A (ja) | 強調文字発生回路 | |
| JPS5557962A (en) | Error detection system | |
| JPS58189748A (ja) | 状態情報記憶装置 | |
| JPS5834199U (ja) | 電子楽器 | |
| JPS60168281A (ja) | マ−ク読取り装置 | |
| JPS57109200A (en) | Alternate memory check system | |
| JPS62208484A (ja) | 磁気テ−プ制御装置 | |
| JPS60205639A (ja) | アドレスストツプ回路 |