JPS635456A - マイクロプロセツサシステム - Google Patents
マイクロプロセツサシステムInfo
- Publication number
- JPS635456A JPS635456A JP61150359A JP15035986A JPS635456A JP S635456 A JPS635456 A JP S635456A JP 61150359 A JP61150359 A JP 61150359A JP 15035986 A JP15035986 A JP 15035986A JP S635456 A JPS635456 A JP S635456A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- memory
- bus
- local
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 59
- 230000003936 working memory Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセッサシステムに関し、特にマイ
クロプロセッサ配下の複数の入出力装置がマイクロプロ
セッサのメモリ空間に自律的にデータの読出しおよび書
込みを行なうマイクロプロセッサシステムに間する。
クロプロセッサ配下の複数の入出力装置がマイクロプロ
セッサのメモリ空間に自律的にデータの読出しおよび書
込みを行なうマイクロプロセッサシステムに間する。
（従来の技術）
従来、この種のマイクロプロセッサシステムでは、シス
テム共有の随時読出し書込みメモリと、このメモリに自
律的にデータの読出し、書込みを行なう機能を具備する
複数の入出力装置が各）？１本のマイクロプロセッサバ
スに接続され、マイクロプロセッサと随時読出し書込み
メモリに自律的にデータの読出し・書込みを行なう機能
を具備する複数の入出力装置間にプロセッサのバスの占
有権の競合防止と決定を行なうバス占有権決定回路を具
備する構成がとられることが多かった。
テム共有の随時読出し書込みメモリと、このメモリに自
律的にデータの読出し、書込みを行なう機能を具備する
複数の入出力装置が各）？１本のマイクロプロセッサバ
スに接続され、マイクロプロセッサと随時読出し書込み
メモリに自律的にデータの読出し・書込みを行なう機能
を具備する複数の入出力装置間にプロセッサのバスの占
有権の競合防止と決定を行なうバス占有権決定回路を具
備する構成がとられることが多かった。
第２図はこの構成のマイクロプロセッサシステムの従来
例を示すプロ・ンク図である。
例を示すプロ・ンク図である。
マイクロブロセ・ンサ２０１が随時読出し書込みのシス
テム共有メモリ２０３の読出しまたは書込みサイクル中
に自律的にデータの読出し書込みを行なう機能を婁備す
る入出力装置の１つ２０４がシステム共有メモリ２０３
の読出しまたは書込みを行なう必要が生じるヒ、バス占
有権決定回路２０２にバス２０７の占有要求を行なう、
この要求によりバス占有権決定回路２０２はマイクロプ
ロセッサ２０１にバス使用不許可信号を出し、マイクロ
プロセッサ２０１の読出しまたは書込みサイクルが終了
しマイクロプロセッサ２０１からバス使用不許可応答信
号が返ると自律的にデータの読出し、書込みを行なう機
能を具備する入出力装Ｎ２Ｏ４にバス２０７の占有許可
を返してバス２０７の占有権を渡し、バス２０７の使用
が終了すると入出力装Ｍ２Ｏ４は、バス２０７の占有要
求を止める。この結果、バス占有権決定回路２０２はマ
イクロプロセッサ２０１に出していたバス使用不許可信
号を停止し、バス２０７の占有権をマイクロプロセッサ
２０１に渡す。
テム共有メモリ２０３の読出しまたは書込みサイクル中
に自律的にデータの読出し書込みを行なう機能を婁備す
る入出力装置の１つ２０４がシステム共有メモリ２０３
の読出しまたは書込みを行なう必要が生じるヒ、バス占
有権決定回路２０２にバス２０７の占有要求を行なう、
この要求によりバス占有権決定回路２０２はマイクロプ
ロセッサ２０１にバス使用不許可信号を出し、マイクロ
プロセッサ２０１の読出しまたは書込みサイクルが終了
しマイクロプロセッサ２０１からバス使用不許可応答信
号が返ると自律的にデータの読出し、書込みを行なう機
能を具備する入出力装Ｎ２Ｏ４にバス２０７の占有許可
を返してバス２０７の占有権を渡し、バス２０７の使用
が終了すると入出力装Ｍ２Ｏ４は、バス２０７の占有要
求を止める。この結果、バス占有権決定回路２０２はマ
イクロプロセッサ２０１に出していたバス使用不許可信
号を停止し、バス２０７の占有権をマイクロプロセッサ
２０１に渡す。
（発明が解決しようとする問題点）
上述した従来のマイクロプロセッサシステムは、プロセ
ッサのバスが１本のためシステム共有メモリ２０３の読
出しまたは書込みはマイクロプロセッサ２０１あるいは
自律的にデータの読出し・書込みを行なう機能を具備す
る複数の入出力装置２０４．２０５，２０６のどれか１
つしかできないことになり、マイクロブロセ・ンサ２０
１がシステム共有メモリ２０３の読出しまたは書込み中
に１度に複数個の自律的にデータの読出し・書込みを行
なう機能を具備する入出力装置からのバス占有要求が発
生すると、この要求が続く間のマイクロプロセッサ２０
１の動作は停止し、自律的にデータの読出し書込みを行
なう機能を具備する入出力装置２０４．２０５゜２０６
もバス占有権を獲得するまではシステム共有メモリ２０
３のデータ読出しまたは書込みを行なえず動作が停止す
るため、システム全体の処理能力が低下するという欠点
がある。
ッサのバスが１本のためシステム共有メモリ２０３の読
出しまたは書込みはマイクロプロセッサ２０１あるいは
自律的にデータの読出し・書込みを行なう機能を具備す
る複数の入出力装置２０４．２０５，２０６のどれか１
つしかできないことになり、マイクロブロセ・ンサ２０
１がシステム共有メモリ２０３の読出しまたは書込み中
に１度に複数個の自律的にデータの読出し・書込みを行
なう機能を具備する入出力装置からのバス占有要求が発
生すると、この要求が続く間のマイクロプロセッサ２０
１の動作は停止し、自律的にデータの読出し書込みを行
なう機能を具備する入出力装置２０４．２０５゜２０６
もバス占有権を獲得するまではシステム共有メモリ２０
３のデータ読出しまたは書込みを行なえず動作が停止す
るため、システム全体の処理能力が低下するという欠点
がある。
本発明のマイクロプロセッサシステムは、メモリ空間を
入出力装置対応に割付けたローカルメモリと、入出力装
置およびマイクロブロセ・ンサの双方からローカルメモ
リへの読出しまたは書込みを可能とするためにマイクロ
プロセ・ンサバスとは分離ざぜたローカルバスと、ロー
カルバスの占有権が該入出力装置かマイクロプロセッサ
であるかを決定するローカルバス毎のローカルバス占有
権決定回路とを有し、マイクロプロセッサの作業メモリ
としてマイクロプロセッサ専用メモリがマイクロプロセ
ッサバスに直接接続されていることを特徴とする。
入出力装置対応に割付けたローカルメモリと、入出力装
置およびマイクロブロセ・ンサの双方からローカルメモ
リへの読出しまたは書込みを可能とするためにマイクロ
プロセ・ンサバスとは分離ざぜたローカルバスと、ロー
カルバスの占有権が該入出力装置かマイクロプロセッサ
であるかを決定するローカルバス毎のローカルバス占有
権決定回路とを有し、マイクロプロセッサの作業メモリ
としてマイクロプロセッサ専用メモリがマイクロプロセ
ッサバスに直接接続されていることを特徴とする。
このように、入出力装＠毎にローカルメモリとローカル
バスとローカルバス占有権決定回路が設けられているの
で、マイクロプロセッサが１つのローカルバス上のロー
カルメモリにアクセス中に他のローカルバス上で入出力
装置が対応するローカルメモリにアクセスを行なっても
マイクロプロセッサの動作が停止されることはなく、ま
た、複数の入出力装置が対応するローカルメモリへのア
クセスを独立に行なえるうえマイクロプロセッサの動作
は停止することなく、かつマイクロプロセッサはマイク
ロプロセッサ専用メモリの読出しまたは書込みを行なう
ことが可能なため従来システムに比べて処理能力が向上
する。
バスとローカルバス占有権決定回路が設けられているの
で、マイクロプロセッサが１つのローカルバス上のロー
カルメモリにアクセス中に他のローカルバス上で入出力
装置が対応するローカルメモリにアクセスを行なっても
マイクロプロセッサの動作が停止されることはなく、ま
た、複数の入出力装置が対応するローカルメモリへのア
クセスを独立に行なえるうえマイクロプロセッサの動作
は停止することなく、かつマイクロプロセッサはマイク
ロプロセッサ専用メモリの読出しまたは書込みを行なう
ことが可能なため従来システムに比べて処理能力が向上
する。
（実施例）
次に、本発明の実施例について図面％？照して説明する
。
。
第１図は本発明のマイクロプロセッサシステムの一実施
例の構成図である。
例の構成図である。
本実施例では、システム全体の処理機能を司ざとるマイ
クロプロセッサ１０１のマイクロプロセッサバス１１２
上にマイクロプロセッサ１０１の作業領域としてのマイ
クロプロセッサ専用メモリ１０２が接続され、ざらに複
数の自律的にデータの読出し・書込みを行なう機能を具
備する入出力装置１０５゜１０８．１１１が、ローカル
・バス＋ １３．１１４． ＋ １５とマイクロプロセ
ッサバス１１２ヲ分離し、かつマイクロプロセッサ１０
１と入出力装置１０５．１０８． Ｉ Ｉ ＋の双方か
らローカルメモリ１０４．１０７． ＋ １０に対して
読出しまたは書込みを行なう際の競合を防止するための
ローカルバス占有権決定回路１０３，１０６．１０９
％介してマイクロプロセッサバス１１２に接続されてい
る。
クロプロセッサ１０１のマイクロプロセッサバス１１２
上にマイクロプロセッサ１０１の作業領域としてのマイ
クロプロセッサ専用メモリ１０２が接続され、ざらに複
数の自律的にデータの読出し・書込みを行なう機能を具
備する入出力装置１０５゜１０８．１１１が、ローカル
・バス＋ １３．１１４． ＋ １５とマイクロプロセ
ッサバス１１２ヲ分離し、かつマイクロプロセッサ１０
１と入出力装置１０５．１０８． Ｉ Ｉ ＋の双方か
らローカルメモリ１０４．１０７． ＋ １０に対して
読出しまたは書込みを行なう際の競合を防止するための
ローカルバス占有権決定回路１０３，１０６．１０９
％介してマイクロプロセッサバス１１２に接続されてい
る。
マイクロプロセッサ１０１が１つのローカルメモリ１０
４ヲアクセス中に自律的にデータの読出し・書込みを行
なう機能を具備する入出力装置１０５がローカルメモリ
１０４に対してアクセス要求を発生すると、ローカルバ
ス占有権決定回路１０３にローカルバス１１３の占有要
求信号が送出され、ローカルバス占有権決定回路１０３
はマイクロプロセッサ１０１の読出しまたは書込みのサ
イクルが終了するとマイクロプロセッサ１０１の動作を
停止させローカルバス１０３の占有オＩをマイクロプロ
セッサ１０１から入出力装置＋０５へ移しローカルバス
１１３の占有許可信号を返すことで入出力装置１０５が
ローカルメモリ１０４のアクセスを開始する。このアク
セスの終了後、入出力装置１０５からローカルバス１１
３の占有要求信号が停止することでローカルバス占有権
決定回路１０３はマイクロプロセッサ１０１の動作を再
開させ、ローカルバス１１３の占有権をマイクロプロセ
ッサ１０１に返す。
４ヲアクセス中に自律的にデータの読出し・書込みを行
なう機能を具備する入出力装置１０５がローカルメモリ
１０４に対してアクセス要求を発生すると、ローカルバ
ス占有権決定回路１０３にローカルバス１１３の占有要
求信号が送出され、ローカルバス占有権決定回路１０３
はマイクロプロセッサ１０１の読出しまたは書込みのサ
イクルが終了するとマイクロプロセッサ１０１の動作を
停止させローカルバス１０３の占有オＩをマイクロプロ
セッサ１０１から入出力装置＋０５へ移しローカルバス
１１３の占有許可信号を返すことで入出力装置１０５が
ローカルメモリ１０４のアクセスを開始する。このアク
セスの終了後、入出力装置１０５からローカルバス１１
３の占有要求信号が停止することでローカルバス占有権
決定回路１０３はマイクロプロセッサ１０１の動作を再
開させ、ローカルバス１１３の占有権をマイクロプロセ
ッサ１０１に返す。
次に、マイクロプロセッサ１０１が１つのローカルメモ
リ１０４ソアクセス中にアクセスしていない他のローカ
ルバス１１４において自律的にデータの読出し・書込み
を行なう機能を具備する入出力袋Ｍ１０８がローカルメ
モリ１０７へのアクセス要求が発生した場合は、入出力
装置１０８がらローカルバス１１４の占有要求信号がロ
ーカルバス占有権決定回路１０６に送出され゛るが、マ
イクロプロセッサ１０１は０−カルメモリ１０７ヲアク
セスしでいないためローカルバス占有権決定回路１０６
はマイクロプロセッサ１０１の動作を停止することなく
直ちにローカルバス１１４の占有許可信号を入出力装置
１０８に返すことで、入出力装置１０８はローカルメモ
リ１０７のアクセスを開始する。このアクセス終了後、
入出力袋Ｍ１０８からのローカルバス１１４の占有信号
が停止することで、ローカルバス占有権決定回路１０６
はローカルバス１１４の占有権をマイクロプロセッサ１
０１に返す、３番目に自律的にデータの読出し・書込み
を行なう機能を具備する入出力袋Ｍ１０５がローカルバ
ス１１３の占有権を獲得してローカルメモリ１０４にア
クセス中に他の自律的にデータの読出し・書込みを行な
う機能を具備する入出力装置ｆ１０８がローカルメモリ
１０７へのアクセス要求が生した場合もローカルバス占
有権決定回路１０６は、入出力装置１０８からのローカ
ルバス１１４占有要求信号を受けると、マイクロプロセ
ッサ１０１がローカルメモリ１０７をアクセスしでいな
いので、マイクロプロセッサ１０１の動作を止めること
なく直ちにローカルバス１１４の占有許可信号を出して
入出力装置１０日にローカルバス１１４の占有権を移し
、入出力装置１０８のローカルメモリ１０７へのアクセ
スが開始される。このアクセスが終了すると、入出力装
置１０日からのローカルバス１１４の占有許可信号が停
止され、ローカルバス占有権決定回路１０６はローカル
バス１１４の占有権をマイクロブロセ・ンサ１０１に返
す、４番目としで、自律的にデータの読出し・書込みを
行なう機能を具備する入出力装置１０５がローカルバス
１１３の占有権を獲得し、ローカルメモリ１０４ Ｍア
クセス中にマイクロプロセッサ＋０１がマイクロプロセ
ッサ専用メモリ１０２の読出し又は書込みを行なう必要
が生じたときには、マイクロプロセッサバス１１２はマ
イクロプロセッサ＋０１が必ず占有しでいるのでローカ
ルバス占有権決定回路１０３とのアクセスなしに直ちに
読出しまたは書込みが行なわれる。
リ１０４ソアクセス中にアクセスしていない他のローカ
ルバス１１４において自律的にデータの読出し・書込み
を行なう機能を具備する入出力袋Ｍ１０８がローカルメ
モリ１０７へのアクセス要求が発生した場合は、入出力
装置１０８がらローカルバス１１４の占有要求信号がロ
ーカルバス占有権決定回路１０６に送出され゛るが、マ
イクロプロセッサ１０１は０−カルメモリ１０７ヲアク
セスしでいないためローカルバス占有権決定回路１０６
はマイクロプロセッサ１０１の動作を停止することなく
直ちにローカルバス１１４の占有許可信号を入出力装置
１０８に返すことで、入出力装置１０８はローカルメモ
リ１０７のアクセスを開始する。このアクセス終了後、
入出力袋Ｍ１０８からのローカルバス１１４の占有信号
が停止することで、ローカルバス占有権決定回路１０６
はローカルバス１１４の占有権をマイクロプロセッサ１
０１に返す、３番目に自律的にデータの読出し・書込み
を行なう機能を具備する入出力袋Ｍ１０５がローカルバ
ス１１３の占有権を獲得してローカルメモリ１０４にア
クセス中に他の自律的にデータの読出し・書込みを行な
う機能を具備する入出力装置ｆ１０８がローカルメモリ
１０７へのアクセス要求が生した場合もローカルバス占
有権決定回路１０６は、入出力装置１０８からのローカ
ルバス１１４占有要求信号を受けると、マイクロプロセ
ッサ１０１がローカルメモリ１０７をアクセスしでいな
いので、マイクロプロセッサ１０１の動作を止めること
なく直ちにローカルバス１１４の占有許可信号を出して
入出力装置１０日にローカルバス１１４の占有権を移し
、入出力装置１０８のローカルメモリ１０７へのアクセ
スが開始される。このアクセスが終了すると、入出力装
置１０日からのローカルバス１１４の占有許可信号が停
止され、ローカルバス占有権決定回路１０６はローカル
バス１１４の占有権をマイクロブロセ・ンサ１０１に返
す、４番目としで、自律的にデータの読出し・書込みを
行なう機能を具備する入出力装置１０５がローカルバス
１１３の占有権を獲得し、ローカルメモリ１０４ Ｍア
クセス中にマイクロプロセッサ＋０１がマイクロプロセ
ッサ専用メモリ１０２の読出し又は書込みを行なう必要
が生じたときには、マイクロプロセッサバス１１２はマ
イクロプロセッサ＋０１が必ず占有しでいるのでローカ
ルバス占有権決定回路１０３とのアクセスなしに直ちに
読出しまたは書込みが行なわれる。
上記説明したように本発明は、自律的にデータの読出し
・書込みを行なう機能を具備する複数の入出力装置がア
クセスするメモリを各入出力装置対応にローカルメモリ
として割付け、このローカルメモリをアクセスするバス
をローカルバスとして、マイクロプロセッサバスと分ｊ
Ｌ！せ、がっ、マイクロプロセッサと前記入出力装置双
方からローカルメモリをアクセスする際の競合防止回路
を各ローカルバス毎に具備し、マイクロプロセッサの作
業メモリとしてマイクロプロセッサ専用メモリをマイク
ロプロセッサバスに直［［続することにより、マイクロ
プロセッサが１つのローカルバス上のローカルメモリに
アクセス中に他のロ−カルバス上で自律的にデータの読
出し・書込みを行なう機能を具備する入出力装冒が対応
するローカルメモリにアクセスを行なってもマイクロプ
ロセッサの動作が停止されることはなく、従来システム
に比べて処理能力が向上し、また自律的にデータの読出
し・書込みを行なう機能を具備する複数の入出力装冒が
対応するローカルメモリのアクセスが独立に行なえるう
えにマイクロプロセッサの動作は停止することなく、か
つマイクロプロセッサはマイクロプロセッサ専用メモリ
の読出しまたは書込みを行なうことが可能なため従来シ
ステムに比べて処理能力が向上する効果がある。
・書込みを行なう機能を具備する複数の入出力装置がア
クセスするメモリを各入出力装置対応にローカルメモリ
として割付け、このローカルメモリをアクセスするバス
をローカルバスとして、マイクロプロセッサバスと分ｊ
Ｌ！せ、がっ、マイクロプロセッサと前記入出力装置双
方からローカルメモリをアクセスする際の競合防止回路
を各ローカルバス毎に具備し、マイクロプロセッサの作
業メモリとしてマイクロプロセッサ専用メモリをマイク
ロプロセッサバスに直［［続することにより、マイクロ
プロセッサが１つのローカルバス上のローカルメモリに
アクセス中に他のロ−カルバス上で自律的にデータの読
出し・書込みを行なう機能を具備する入出力装冒が対応
するローカルメモリにアクセスを行なってもマイクロプ
ロセッサの動作が停止されることはなく、従来システム
に比べて処理能力が向上し、また自律的にデータの読出
し・書込みを行なう機能を具備する複数の入出力装冒が
対応するローカルメモリのアクセスが独立に行なえるう
えにマイクロプロセッサの動作は停止することなく、か
つマイクロプロセッサはマイクロプロセッサ専用メモリ
の読出しまたは書込みを行なうことが可能なため従来シ
ステムに比べて処理能力が向上する効果がある。
第１図は本発明のマイクロプロセッサシステムの一実施
例の構成図、篤２図は従来例の構成図である。 １０１・・・・・・マイクロプロセッサ、＋０２−・・
・・・マイクロプロセッサ専用メモリ、１０３、１０６
．１０９・・・・・・ローカルバス占宵権決定回路１０
４．１０７，１１０ ・・・・・・ローカルメモリ、＋
０５．＋０８．ＩＩ＋・・・・・・自律的にデータの読
出し・書込みを行なう機能を具備する入出力装百１１２
・・・・・・マイクロプロセッサバス、＋ １３． ＋
１４． ＋ １５・・・・・・ローカルバス。
例の構成図、篤２図は従来例の構成図である。 １０１・・・・・・マイクロプロセッサ、＋０２−・・
・・・マイクロプロセッサ専用メモリ、１０３、１０６
．１０９・・・・・・ローカルバス占宵権決定回路１０
４．１０７，１１０ ・・・・・・ローカルメモリ、＋
０５．＋０８．ＩＩ＋・・・・・・自律的にデータの読
出し・書込みを行なう機能を具備する入出力装百１１２
・・・・・・マイクロプロセッサバス、＋ １３． ＋
１４． ＋ １５・・・・・・ローカルバス。
Claims (1)
- 【特許請求の範囲】 １つのマイクロプロセッサの有するメモリ空間に対して
自律的に読出しおよび書込みを行なう入出力装置が１個
以上存在するマイクロプロセッサシステムにおいて、 前記メモリ空間を入出力装置対応に割付けたローカルメ
モリと、前記入出力装置およびマイクロプロセッサの双
方から前記ローカルメモリへの読出し又は書込みを可能
とするためにマイクロプロセッサバスとは分離させたロ
ーカルバスと、該ローカルバスの占有権が該入出力装置
かマイクロプロセッサであるかを決定するローカルバス
毎のローカルバス占有権決定回路とを有し、マイクロプ
ロセッサの作業メモリとしてマイクロプロセッサ専用メ
モリがマイクロプロセッサバスに直接接続されているこ
とを特徴とするマイクロプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150359A JPS635456A (ja) | 1986-06-25 | 1986-06-25 | マイクロプロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150359A JPS635456A (ja) | 1986-06-25 | 1986-06-25 | マイクロプロセツサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS635456A true JPS635456A (ja) | 1988-01-11 |
Family
ID=15495265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61150359A Pending JPS635456A (ja) | 1986-06-25 | 1986-06-25 | マイクロプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS635456A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6101584A (en) * | 1996-11-05 | 2000-08-08 | Mitsubishi Denki Kabushiki Kaisha | Computer system and semiconductor device on one chip including a memory and central processing unit for making interlock access to the memory |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56143075A (en) * | 1980-04-10 | 1981-11-07 | Panafacom Ltd | Priority decision and processing system for multiprocessor processing system |
-
1986
- 1986-06-25 JP JP61150359A patent/JPS635456A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56143075A (en) * | 1980-04-10 | 1981-11-07 | Panafacom Ltd | Priority decision and processing system for multiprocessor processing system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6101584A (en) * | 1996-11-05 | 2000-08-08 | Mitsubishi Denki Kabushiki Kaisha | Computer system and semiconductor device on one chip including a memory and central processing unit for making interlock access to the memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5837585B2 (ja) | ケイサンキソウチ | |
| US6279066B1 (en) | System for negotiating access to a shared resource by arbitration logic in a shared resource negotiator | |
| US7062588B2 (en) | Data processing device accessing a memory in response to a request made by an external bus master | |
| JP3766377B2 (ja) | バス制御装置及び情報処理システム | |
| JPS60173655A (ja) | マルチプロセツサのメモリ方式 | |
| JP3019323B2 (ja) | イメージメモリのダイレクトアクセス方法 | |
| JPS6341103B2 (ja) | ||
| JPS63175964A (ja) | 共有メモリ | |
| JPS63286949A (ja) | バス制御方式 | |
| JPH02257249A (ja) | 情報処理システム | |
| JPH03176754A (ja) | マルチプロセッサシステム | |
| JPS6162158A (ja) | デ−タ授受システム | |
| JPH02207363A (ja) | データ転送制御方式、デバイスコントローラ、およびメモリ・コントローラ | |
| JPS60112162A (ja) | デユアルポ−トメモリ制御方式 | |
| JPH07160655A (ja) | メモリアクセス方式 | |
| JPS63305447A (ja) | メモリアクセス制御回路 | |
| JPH03109660A (ja) | デュアルバスシステムに於けるメモリアクセス制御方式 | |
| JPS5921062B2 (ja) | メモリ競合制御方式 | |
| JPS6332649A (ja) | マルチプロセツサシステム | |
| JPS61210469A (ja) | 共通メモリ制御方式 | |
| JPH05324541A (ja) | バスインターフェース装置 | |
| JPH04545A (ja) | 通信制御回路 | |
| JPS62297962A (ja) | メモリの共通領域アクセス制御方式 | |
| JPH0476152B2 (ja) | ||
| JPS62186344A (ja) | アドレス・マツプド・レジスタ |