JPS6355241B2 - - Google Patents
Info
- Publication number
- JPS6355241B2 JPS6355241B2 JP55125654A JP12565480A JPS6355241B2 JP S6355241 B2 JPS6355241 B2 JP S6355241B2 JP 55125654 A JP55125654 A JP 55125654A JP 12565480 A JP12565480 A JP 12565480A JP S6355241 B2 JPS6355241 B2 JP S6355241B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- transistors
- potential
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/66—Circuits for processing colour signals for synchronous demodulators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
本発明はカラーテレビジヨン受像機の色信号処
理回路等において用いる位相同期型復調回路に関
するものである。
理回路等において用いる位相同期型復調回路に関
するものである。
斯種回路はICとして形成する場合、第１図に
示すようにNPN型トランジスタを使つてダブル
バランス型に構成するのが普通である。第１図に
おいて、１はＢ―Ｙ用の復調回路であつて、下段
差動対の一方のトランジスタT104には固定バイア
ス（＋V2）が与えられているが、他方のトラン
ジスタT105にはクロミナンス信号が与えられてい
るので、このクロミナンス信号はトランジスタ
T104のコレクタには同相で、トランジスタT105の
コレクタには逆相で生じ、それぞれ上段差動対を
構成するトランジスタT100，T101，T102，T103の
エミツタに供給される。一方結合コンデンサC4
を介して与えられる色副搬送波CWはエミツタフ
オロワトランジスタT98のエミツタからトランジ
スタT101，T102のベースに与えられる。その際抵
抗R128，RA、コンデンサCA，CBで形成された移
相回路３によりＢ―Ｙ用復調回路１に印加される
色副搬送波と後述するＲ―Ｙ用復調回路２に印加
される色副搬送波との間に90゜の位相差が生ずる。
そして、トランジスタT100，T103のベースはイ点
に結合されているので前記T101，T102のベースと
T100，T103のベースの電位は互いに逆相となり、
トランジスタT101，T102がオンのときはT100，
T103はオフ、T101，T102がオフのときはT100，
T103がオンになる。
示すようにNPN型トランジスタを使つてダブル
バランス型に構成するのが普通である。第１図に
おいて、１はＢ―Ｙ用の復調回路であつて、下段
差動対の一方のトランジスタT104には固定バイア
ス（＋V2）が与えられているが、他方のトラン
ジスタT105にはクロミナンス信号が与えられてい
るので、このクロミナンス信号はトランジスタ
T104のコレクタには同相で、トランジスタT105の
コレクタには逆相で生じ、それぞれ上段差動対を
構成するトランジスタT100，T101，T102，T103の
エミツタに供給される。一方結合コンデンサC4
を介して与えられる色副搬送波CWはエミツタフ
オロワトランジスタT98のエミツタからトランジ
スタT101，T102のベースに与えられる。その際抵
抗R128，RA、コンデンサCA，CBで形成された移
相回路３によりＢ―Ｙ用復調回路１に印加される
色副搬送波と後述するＲ―Ｙ用復調回路２に印加
される色副搬送波との間に90゜の位相差が生ずる。
そして、トランジスタT100，T103のベースはイ点
に結合されているので前記T101，T102のベースと
T100，T103のベースの電位は互いに逆相となり、
トランジスタT101，T102がオンのときはT100，
T103はオフ、T101，T102がオフのときはT100，
T103がオンになる。
上記移相回路は例えば本願出願人が既に提案し
ている実公昭55−33747号公報に記載されており、
ここでは詳述は省略する。尚、Ｒ―Ｙ用復調回路
２は基本的にはＢ―Ｙ用復調回路１と同一構成で
ありその色副搬送波及び上段差動対のベースバイ
アスはイ点より与えられる。前記トランジスタ
T100，T101，T102，T103ではクロミナンス信号と
色副搬送波の位相同期検波が行なわれ、トランジ
スタT100，T102のコレクタが共通接続されたロ点
にはＢ―Ｙの第１出力４が負の極性で生じ、一方
トランジスタT101，T103のコレクタが共通接続さ
れたハ点にはＢ―Ｙの第２出力５が正の極性で生
じる。尚、C5は高周波除去用のコンデンサ、
R124，R125は負荷抵抗である。
ている実公昭55−33747号公報に記載されており、
ここでは詳述は省略する。尚、Ｒ―Ｙ用復調回路
２は基本的にはＢ―Ｙ用復調回路１と同一構成で
ありその色副搬送波及び上段差動対のベースバイ
アスはイ点より与えられる。前記トランジスタ
T100，T101，T102，T103ではクロミナンス信号と
色副搬送波の位相同期検波が行なわれ、トランジ
スタT100，T102のコレクタが共通接続されたロ点
にはＢ―Ｙの第１出力４が負の極性で生じ、一方
トランジスタT101，T103のコレクタが共通接続さ
れたハ点にはＢ―Ｙの第２出力５が正の極性で生
じる。尚、C5は高周波除去用のコンデンサ、
R124，R125は負荷抵抗である。
ところで前記Ｂ―Ｙの第１出力４の振巾が大き
くなつてロ点の電位がトランジスタT100，T102の
ベース電位よりも低くなるとトランジスタT100，
T102のベース・コレクタ間が順方向バイアスとな
つてトランジスタT100，T102は飽和してしまう。
斯る場合、トランジスタT100，T102の入力インピ
ーダンスが低下し、結合コンデンサC4及びトラ
ンジスタT98、移相回路３を介して与えられる色
副搬送波CWの位相が変化するのでロ，ハ点に得
られる復調出力４，５が不正確なものとなる。
くなつてロ点の電位がトランジスタT100，T102の
ベース電位よりも低くなるとトランジスタT100，
T102のベース・コレクタ間が順方向バイアスとな
つてトランジスタT100，T102は飽和してしまう。
斯る場合、トランジスタT100，T102の入力インピ
ーダンスが低下し、結合コンデンサC4及びトラ
ンジスタT98、移相回路３を介して与えられる色
副搬送波CWの位相が変化するのでロ，ハ点に得
られる復調出力４，５が不正確なものとなる。
ところで、近年、ICの電源電圧（＋VCC）は消
費電力の低減の目的から例えば18Vから12Vの如
く低下させる傾向にある。一方、ICにおいて電
源電圧を低くすれば、トランジスタの耐圧を低く
することができるが、耐圧を低くすると、一般的
に電流増巾率βが大きくなる。そして、上述のト
ランジスタT100，T102の飽和は、電源電圧が同じ
であれば前記電流増巾率βが大きい程発生しやす
くなる。
費電力の低減の目的から例えば18Vから12Vの如
く低下させる傾向にある。一方、ICにおいて電
源電圧を低くすれば、トランジスタの耐圧を低く
することができるが、耐圧を低くすると、一般的
に電流増巾率βが大きくなる。そして、上述のト
ランジスタT100，T102の飽和は、電源電圧が同じ
であれば前記電流増巾率βが大きい程発生しやす
くなる。
従つて、上記の欠点対策は急務である。
本発明はこのような欠点に鑑みなされたもので
あつて、前記飽和を好適に解消した位相同期型復
調回路を提案するものである。
あつて、前記飽和を好適に解消した位相同期型復
調回路を提案するものである。
以下図面に示した実施例に従つて説明する。
本発明を実施した第２図において、第１図と同
一部分には同一の記号を付して説明の便宜をはか
るほか、T115は本発明に従つて設けられたロ点の
電位をトランジスタT100，T102のベース電位以上
の電位にクリツプする手段を構成するトランジス
タであつて、そのコレクタは電源ライン６に、エ
ミツタはロ点に、ベースはトランジスタT100，
T101，T102，T103のバイアス（＋V3）供給線路
７のニ点にそれぞれ接続されている。
一部分には同一の記号を付して説明の便宜をはか
るほか、T115は本発明に従つて設けられたロ点の
電位をトランジスタT100，T102のベース電位以上
の電位にクリツプする手段を構成するトランジス
タであつて、そのコレクタは電源ライン６に、エ
ミツタはロ点に、ベースはトランジスタT100，
T101，T102，T103のバイアス（＋V3）供給線路
７のニ点にそれぞれ接続されている。
今、信号振幅が大きくなつてロ点の電位がトラ
ンジスタT100，T102のベース電位近く（ベース電
位より少し高い）まで低下すると、トランジスタ
T115がオンしてロ点の電位を前記ベース電位近く
にクリツプするのでトランジスタT100，T102のベ
ース・コレクタ間が順バイアスされることはなく
（従つてベース側から色副搬送波がコレクタ側に
漏れることはなく）、トランジスタT100，T102の
入力インピーダンスは変化しない。よつて、復調
出力４，５は正確なものとなる。
ンジスタT100，T102のベース電位近く（ベース電
位より少し高い）まで低下すると、トランジスタ
T115がオンしてロ点の電位を前記ベース電位近く
にクリツプするのでトランジスタT100，T102のベ
ース・コレクタ間が順バイアスされることはなく
（従つてベース側から色副搬送波がコレクタ側に
漏れることはなく）、トランジスタT100，T102の
入力インピーダンスは変化しない。よつて、復調
出力４，５は正確なものとなる。
第２図において、トランジスタT100のベース電
位に対し抵抗R120，R129による電圧降下分だけロ
点の電位が高くクリツプされ、一方T102のベース
電位に対し抵抗R120による電圧降下分だけ高くク
リツプされるが、この実施態様にとらわれること
なくロ点のクリツプ電位はトランジスタT100，
T102をいかなる信号振幅であつてもベース・コレ
クタが順バイアスされないように設定する限り自
由に選んでよい。
位に対し抵抗R120，R129による電圧降下分だけロ
点の電位が高くクリツプされ、一方T102のベース
電位に対し抵抗R120による電圧降下分だけ高くク
リツプされるが、この実施態様にとらわれること
なくロ点のクリツプ電位はトランジスタT100，
T102をいかなる信号振幅であつてもベース・コレ
クタが順バイアスされないように設定する限り自
由に選んでよい。
第３図は第２図の回路を更にＲ―Ｙ復調回路２
及び周辺回路をも含めて具体的に示しており、ト
ランジスタT107，T108，T109，T110，T111，
T112，T114、抵抗R126、コンデンサC6等でダブル
バランス型に構成されたＲ―Ｙ復調回路２につい
ても同様にトランジスタT107，T109のコレクタが
結合されたホ点の電位をトランジスタT107，T109
の略ベース電位にクリツプするためのトランジス
タT116を設け、上記トランジスタT115と同様に接
続している。これにより、Ｂ―Ｙ復調回路１と同
様、Ｒ―Ｙ復調回路２でも復調用トランジスタの
飽和が防止され序述の不都合が回避される。尚、
第３図において、T113はＧ―Ｙ復調回路用の定電
流源トランジスタであり、R115はマトリツクス用
抵抗、C6はＲ―Ｙ用の高周波除去コンデンサ、
C7はＧ−Ｙ用の高周波除去コンデンサ、T117，
T118，T119はそれぞれＧ―Ｙ用、Ｒ―Ｙ用、Ｂ―
Ｙ用のエミツタフオロワトランジスタ、T139，
R140，R141，R142はそのエミツタ抵抗である。ヘ
点からはカラーキラー回路及びACC検出回路へ
Ｂ―Ｙ復調出力が与えられ、一方ト点からはカラ
ーキラー回路へＲ―Ｙ復調出力が供給され、チ点
からはACC検出回路にＲ―Ｙ復調出力が与えら
れる。但し、これらの点ヘ，ト，チから取り出さ
れた復調出力はそれぞれカラーキラー回路、
ACC検出回路でカラーバースト期間の出力のみ
が利用されるに過ぎない。８，９，１０はそれぞ
れＢ―Ｙ，Ｒ―Ｙ，Ｇ―Ｙ出力端子である。（＋
V1）は定電流源トランジスタT106，T113，T114
のバイアス電源である。クロマ信号はコンデンサ
C3及びエミツタフオロワトランジスタT95を通し
てトランジスタT105，T111のベースに与えられ
る。トランジスタT104，T112のバイアスは、抵抗
R111，R112，R115，R116，R118、トランジスタ
T93，T96等で形成された定電圧回路から与えら
れる。
及び周辺回路をも含めて具体的に示しており、ト
ランジスタT107，T108，T109，T110，T111，
T112，T114、抵抗R126、コンデンサC6等でダブル
バランス型に構成されたＲ―Ｙ復調回路２につい
ても同様にトランジスタT107，T109のコレクタが
結合されたホ点の電位をトランジスタT107，T109
の略ベース電位にクリツプするためのトランジス
タT116を設け、上記トランジスタT115と同様に接
続している。これにより、Ｂ―Ｙ復調回路１と同
様、Ｒ―Ｙ復調回路２でも復調用トランジスタの
飽和が防止され序述の不都合が回避される。尚、
第３図において、T113はＧ―Ｙ復調回路用の定電
流源トランジスタであり、R115はマトリツクス用
抵抗、C6はＲ―Ｙ用の高周波除去コンデンサ、
C7はＧ−Ｙ用の高周波除去コンデンサ、T117，
T118，T119はそれぞれＧ―Ｙ用、Ｒ―Ｙ用、Ｂ―
Ｙ用のエミツタフオロワトランジスタ、T139，
R140，R141，R142はそのエミツタ抵抗である。ヘ
点からはカラーキラー回路及びACC検出回路へ
Ｂ―Ｙ復調出力が与えられ、一方ト点からはカラ
ーキラー回路へＲ―Ｙ復調出力が供給され、チ点
からはACC検出回路にＲ―Ｙ復調出力が与えら
れる。但し、これらの点ヘ，ト，チから取り出さ
れた復調出力はそれぞれカラーキラー回路、
ACC検出回路でカラーバースト期間の出力のみ
が利用されるに過ぎない。８，９，１０はそれぞ
れＢ―Ｙ，Ｒ―Ｙ，Ｇ―Ｙ出力端子である。（＋
V1）は定電流源トランジスタT106，T113，T114
のバイアス電源である。クロマ信号はコンデンサ
C3及びエミツタフオロワトランジスタT95を通し
てトランジスタT105，T111のベースに与えられ
る。トランジスタT104，T112のバイアスは、抵抗
R111，R112，R115，R116，R118、トランジスタ
T93，T96等で形成された定電圧回路から与えら
れる。
以上説明したように本発明によればNPNトラ
ンジスタを使つてダブルバランス型に構成した位
相同期型復調回路において、コレクタに出力を生
じる上段トランジスタのコレクタ電位をそのベー
ス電位以上の電位でクリツプする手段を設けて前
記コレクタ電位がベース電位よりも低くならない
ようにしたので信号振幅がいかに大きくても復調
用トランジスタが飽和して色歪が生じることがな
いという効果があり有効である。また、本発明の
回路を映像検波用の位相同期型復調回路に用いて
トランジスタT115のベースバイアスを適当に設定
することにより白ピークノイズを防止できる。
ンジスタを使つてダブルバランス型に構成した位
相同期型復調回路において、コレクタに出力を生
じる上段トランジスタのコレクタ電位をそのベー
ス電位以上の電位でクリツプする手段を設けて前
記コレクタ電位がベース電位よりも低くならない
ようにしたので信号振幅がいかに大きくても復調
用トランジスタが飽和して色歪が生じることがな
いという効果があり有効である。また、本発明の
回路を映像検波用の位相同期型復調回路に用いて
トランジスタT115のベースバイアスを適当に設定
することにより白ピークノイズを防止できる。
更に、エミツタフオロワトランジスタT98及び
トランジスタT115を同一IC内に同一構成で形成
することにより、温度特性を全く同一とすること
ができるため、例え、温度変動が発生しても上級
トランジスタのコレクタ電位をそのベース電位以
上に正確に保持することができる。
トランジスタT115を同一IC内に同一構成で形成
することにより、温度特性を全く同一とすること
ができるため、例え、温度変動が発生しても上級
トランジスタのコレクタ電位をそのベース電位以
上に正確に保持することができる。
第１図は従来の位相同期型復調回路を示す回路
図である。第２図は本発明を実施した位相同期型
復調回路の回路図であり、第３図は更にその詳細
を示す回路図である。 T100〜T103…Ｂ―Ｙ復調用上段差動対トランジ
スタ、T107〜T110…Ｒ―Ｙ復調用上段差動対トラ
ンジスタ、T115，T116…クリツプ用トランジス
タ。
図である。第２図は本発明を実施した位相同期型
復調回路の回路図であり、第３図は更にその詳細
を示す回路図である。 T100〜T103…Ｂ―Ｙ復調用上段差動対トランジ
スタ、T107〜T110…Ｒ―Ｙ復調用上段差動対トラ
ンジスタ、T115，T116…クリツプ用トランジス
タ。
Claims (1)
- 【特許請求の範囲】 １ NPNトランジスタを使つてダブルバランス
型に構成した位相同期型復調回路において、一端
が直流電源に接続された抵抗と、ベースがこの抵
抗の他端に、エミツタが前記ダブルバランス型の
上段トランジスタのベースに接続されたエミツタ
フオロワトランジスタとで前記上段トランジスタ
のベースバイアス供給路を構成すると共に、エミ
ツタが前記上段トランジスタのコレクタに、ベー
スが前記抵抗の一端に、コレクタが電源ラインに
接続されたトランジスタを設け、前記上段トラン
ジスタのコレクタ電位をそのベース電位に前記抵
抗の電圧降下分を加えた電位でクリツプしてなる
位相同期型復調回路。 ２ 前記上段トランジスタは負方向の出力を生じ
るトランジスタであることを特徴とする特許請求
の範囲第１項記載の位相同期型復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12565480A JPS5750191A (en) | 1980-09-09 | 1980-09-09 | Phase synchronism type demodulation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12565480A JPS5750191A (en) | 1980-09-09 | 1980-09-09 | Phase synchronism type demodulation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5750191A JPS5750191A (en) | 1982-03-24 |
| JPS6355241B2 true JPS6355241B2 (ja) | 1988-11-01 |
Family
ID=14915355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12565480A Granted JPS5750191A (en) | 1980-09-09 | 1980-09-09 | Phase synchronism type demodulation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5750191A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6239233A (ja) * | 1985-08-14 | 1987-02-20 | 松下電工株式会社 | ロツクウ−ル吸音板の製造法 |
| JPS6239235A (ja) * | 1985-08-14 | 1987-02-20 | 松下電工株式会社 | 吸音板の製造方法 |
| JPS6398440A (ja) * | 1986-10-15 | 1988-04-28 | 日本製紙株式会社 | 強化木質化粧材の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4983945U (ja) * | 1972-11-08 | 1974-07-20 | ||
| JPS5720747B2 (ja) * | 1974-03-30 | 1982-05-01 |
-
1980
- 1980-09-09 JP JP12565480A patent/JPS5750191A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5750191A (en) | 1982-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1089036A (en) | Phase control circuit | |
| JPS6355241B2 (ja) | ||
| US4038684A (en) | Signal detection circuit | |
| US3860954A (en) | Color synchronization control circuit with generation of color killer signal | |
| US3806632A (en) | Balanced type phase comparator circuit | |
| US3673505A (en) | Synchronous demodulator employing a common-base transistor amplifier | |
| US3426284A (en) | Transistorized demodulator circuit for time modulated signals | |
| US4272778A (en) | Color-difference signal processing circuits | |
| JPS5850688Y2 (ja) | 両波検波回路 | |
| JPH0159797B2 (ja) | ||
| US3679982A (en) | Synchronous demodulator employing transistor base-emitter clamping action | |
| US3679981A (en) | Synchronous demodulator employing common base transistor amplifier input and base-emitter clamping action | |
| JPS6342595Y2 (ja) | ||
| JPS6311839B2 (ja) | ||
| US4178610A (en) | Clamp circuit for RGB output stages | |
| JPH0630430B2 (ja) | 信号処理回路 | |
| JPS6342763Y2 (ja) | ||
| JPS6246393Y2 (ja) | ||
| JPS5924588B2 (ja) | 識別回路 | |
| JP2519118B2 (ja) | カラ―ディスプレイ装置 | |
| JPS6246392Y2 (ja) | ||
| JP2577817B2 (ja) | Ｓｅｃａｍアイデント検出装置 | |
| JPS6244755B2 (ja) | ||
| JPS6219023Y2 (ja) | ||
| JPH0413892Y2 (ja) |