JPS6355251B2 - - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、デイジタル回路とリニア回路とを
有するモノリシツク半導体集積回路に関する。

〔背景技術〕

PLL（Phase Locked Loop）技術を用いてモ
ーター制御等を行なうモノリシツク半導体集積回
路は、基準周波数発信回路による高周波信号を分
周する多段のカウンタ回路、位相比較回路、増幅
回路等により構成される。

一般に、モノリシツク半導体集積回路において
は、集積度の向上を図ること、組立工数及びコス
トの低減を図ること、外付ピンを可能な限り少な
くすることがなされている。

一方、デイジタル回路とリニア回路とを含むモ
ノリシツク半導体集積回路において、このモノリ
シツク半導体集積回路の選別、検査時には例えば
デイジタル回路のカウンタ回路をリセツト（初期
値設定）するようにデイジタル回路の動作を制御
する必要があるが、このリセツト信号の如くデイ
ジタル回路動作制御用の信号を印加するための外
付ピンを半導体集積回路に専用に設けることは、
外付ピン削減の要請と反することとなる。

〔発明の目的〕

従つて、本発明の目的とするところは、デイジ
タル回路とリニア回路とを含むモノリシツク半導
体集積回路であつて、リニア回路のための外部端
子（外付ピン）を有し、デイジタル回路の動作制
御をこの外部端子を介しての電圧設定により可能
として、外部端子数を削減したモノリシツク半導
体集積回路を提供することにある。

〔発明の概要〕

本願において開示される発明のうち代表的なも
のの概要は、下記の通りである。

すなわち、デイジタル回路とリニア回路とを有
するモノリシツク半導体集積回路において、上記
モノリシツク半導体集積回路は上記リニア回路の
ための外部端子を有し、さらに上記モノリシツク
半導体集積回路は上記外部端子の電圧を検出する
電圧検出回路をその内部に具備してなり、上記リ
ニア回路の通常の動作状態の上記外部端子の電圧
と異なる電圧に上記外部端子を設定することによ
り上記電圧検出回路の出力によつて上記デイジタ
ル回路の動作を制御可能とせしめたことを特徴と
する。

〔実施例〕

以下、実施例により、この発明を具体的に説明
する。

第１図は、この発明の一実施例を示すブロツク
図である。

以下詳細に説明するように、プログラムカウン
タ回路２は本発明で言うデイジタル回路に該当
し、バイアス回路１０および増幅回路７は本発明
で言うリニア回路に該当し、バイアス回路１０に
接続される外付ピンP₃は本発明で言う外部端子
に該当し、電圧比較回路８は本発明で言う電圧検
出回路に該当する。

外付ピンP₃にはリツプル除去用コンデンサC₂
が接続されているので、電源Vccが投入され時間
が充分経過した通常の動作状態では外付ピンP₃
の電圧は安定化され、バイアス回路１０より安定
化されたバイアス電圧が増幅回路７に供給され
る。

一方、電源Vccの投入の直後は、リツプル除去
用コンデンサC₂の充電に所定時間必要なため、
バイアス回路１０の通常の動作状態の外付ピン
P₃の電圧と異なる電圧に設定され、電圧比較回
路８の出力によつてプログラムカウンタ回路２が
リセツトされる。

従つて、モノリシツク半導体集積回路の選別、
検査時には、電源Vccが投入されるので電圧比較
回路８の出力によつてプログラムカウンタ回路２
を自動的にリセツトすることができる。

即ち、高精度の周波数信号を形成する水晶発信
回路１と、この周波数信号を分周して所定の基準
周波数信号を形成するプログラムカウンタ回路２
と、この基準周波数信号と、後述する波形整形回
路５の出力とを入力とする位相検波回路３と、こ
の検波出力を直流化するローパスフイルタ６と、
この直流電圧を増幅しモータ９等に供給する増幅
回路７と、モータ回転数を検出する素子４と、単
安定マルチバイブレータとこの単安定マルチバイ
ブレータの出力を受けるフリツプフロツプ回路
（いずれも図示しない）とを含み上記検出素子４
によつて検出された信号を増幅、波形整形する回
路５を具備し、上記基準周波数信号をプログラム
カウンタ回路２により分周された周波数と、回転
数検出素子４の周期を一致させてモータ９等回転
制御等を行なうモノリシツク半導体集積回路IC
において、選別、検査時に上記カウンタ回路２お
よび５のリセツト（初期値設定）を行なうため、
この実施例おいては、定電圧バイアス回路１０に
外付ピンP₃を介して設けられるリツプル除去用
コンデンサC₂の電圧を一方の入力とし、他方の
入力に基準電圧Vrを印加した電圧比較回路８を
設けて、この比較出力を上記リセツト信号φRと
して用いるものである。

上記基準電圧Vrは、通常の動作状態における
外付ピンP₃における電圧とは一致しない所定の
マージンを持たせるものとする。上記定電圧バイ
アス回路１０は例えば、第３図に示すように抵抗
R₁，R₂，R₃、ダイオードD₁，D₂、ツエナーダイ
オードDzおよびトランジスタQ₁とから成る。上
記ダイオードD₂とツエナーダイオードDzとの接
続点から電圧Vrを得るようにし、トランジスタ
Q₁のエミツタから電圧VDを得るようにする。

上記トランジスタQ₁、ダイオードD₁，D₂のそ
れぞれの順方向電圧降下（VFとする）により、
定常状態では、上記電圧VDは上記電圧Vrよりも
VFだけ高い電圧となる。

電源投入時に上記コンデンサC₂により上記ピ
ンP₃の電圧VDの立上りを第２図のように電圧Vr
よりも遅らせることができる。その結果、電圧比
較回路８から第３図のように電源投入時にハイレ
ベルとなるリセツト信号φRを出力させることが
できる。

従つて、リセツト信号を自動的に出力させるこ
とができる。

なお、本質的ではないが第３図において差動対
トランジスタQ₂，Q₃、定電流トランジスタQ₄、
エミツタフオロワトランジスタQ₅及び抵抗R₄，
R₅によつて増幅回路７が構成される。

〔効果〕

以上説明したように、外付ピンP₃はリニア回
路（バイアス回路１０、増幅回路７のために機能
するとともに、デイジタル回路（プログラムカウ
ンタ回路２）の動作制御（リセツト）のためにも
機能することができるので、当初の目的を達成す
ることができる。

例えば、本発明を検査時に適用した場合にはデ
イジタル回路の動作を制御（リセツト）可能とす
ることにより、初期値設定を行なえるため、短時
間で経済的な検査が可能となる。

〔変形例〕

この発明は上記実施例に限定されない。モノリ
シツク半導体集積回路ICの選別、検査時におい
て、上記カウンタ回路２及び５をリセツトする場
合に外付端子を強制的に基準電圧に対し変更する
場合も含む。

第４図は他の実施例の回路を示している。この
回路は、第３図の回路７に対応する、エミツタフ
オロワトランジスタQ₅のベースとエミツタから、
電圧VrとVDがとが取り出される。回路の定常動
作において電圧Vrは電圧VDよりもトランジスタ
Q₅のベースとエミツタ間電圧VF高い値となつて
いる。

外付ピンP₄を外部から強制的にハイレベルに
することによつて電圧VDを電圧Vrよりも高くす
ることができる。電圧VDとVrとを第１図の電圧
比較回路と類似の電圧比較回路に入力することに
よつて、この電圧比較回路から、リセツト信号を
出力させることができる。

上記によれば、新たな外付ピンを増加させるこ
となく、上記選別、検査時間を大幅に短縮できる
ものとなる。

なお、第１図の場合には、選別、検査のため以
外の電源投入時に常にリセツトが自動的にかけら
れるものとなるが、電源投入時の過渡期であるの
で、通常の動作にはなんら、問題となることはな
い。

この発明は、前記実施例に限定されず、リセツ
ト信号を形成するためのリニア回路における外付
部品を設ける回路は、直流帰還回路の他、略一定
の直流電圧となる回路であれば、なんであつても
よい。

この発明は、カウンタ回路を含むデイジタル回
路とリニア回路を有するモノリシツク半導体集積
回路に広く利用できる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロツク
図、第２図は、その動作波形図、第３図は第１図
のブロツク７及び１０の詳細な回路図、第４図は
他の実施例の回路図である。 １……水晶発信回路、２……プログラマブルカ
ウンタ回路、３……位相検波回路、４……回転数
検出素子、５……増幅、波形整形回路、６……ロ
ーパスフイルタ、７……増幅回路、８……電圧比
較回路、１０……バイアス回路。

Claims (1)

【特許請求の範囲】
1. １ デジタル回路と、リニア回路と、上記リニア
   回路内部の直流電圧を設定するための時定数手段
   が接続される外部端子とを有するモノリシツク半
   導体集積回路において、上記モノリシツク半導体
   集積回路への電源投入時に上記外部端子における
   電圧の立上りよりも早く、かつ定常時には上記外
   部端子における電圧よりも低い電圧を発生する基
   準電圧発生回路と、上記外部端子における電圧が
   上記基準電圧発生回路の電圧よりも所定以上であ
   るか否かを検出する電圧検出回路とをさらに有
   し、かつ上記電圧検出回路の出力に基づき上記デ
   ジタル回路の初期状態を設定するようにしたこと
   を特徴とするモノリシツク半導体集積回路。