JPS596649A - デ−タ中継装置 - Google Patents

デ−タ中継装置

Info

Publication number
JPS596649A
JPS596649A JP57115410A JP11541082A JPS596649A JP S596649 A JPS596649 A JP S596649A JP 57115410 A JP57115410 A JP 57115410A JP 11541082 A JP11541082 A JP 11541082A JP S596649 A JPS596649 A JP S596649A
Authority
JP
Japan
Prior art keywords
synchronization
data
terminal device
bit
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57115410A
Other languages
English (en)
Inventor
Osamu Sasaki
治 佐々木
Shigeo Kobayashi
小林 成夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57115410A priority Critical patent/JPS596649A/ja
Publication of JPS596649A publication Critical patent/JPS596649A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/05Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の対象 本発明はSYN同期通信手順によるビット同期信号を中
継する場合の中継装置に関する。
従来技術 複数の端末装置を通信回線で経由し端末制御装置に接続
する場合、第1図に示すように端末制御装置1にモデム
2、通信回線5を経由して端末装置3をマルチブランチ
接続することが行なわれている。この場合、 (a)各端末装置i3をモデム2に接続しなげればなら
ないため端末装置の接続台数が増加するとモデム台数も
増加する。
(b)マルチブランチ接続のため、各端末装置が交゛互
にモデムのキャリア出力制御を行うため、伝送上のオー
バヘッドが太きい。等の問題がある。
そこで従来は以上の問題を解決するため、第2図に示す
ようにデータ中継装置4を介して端末制御装置1、モデ
ム2、通信回線5および端末袋ff3を接続することが
行なわれている。この場合、端末装置13から受信した
データのビット速度とモデムの同期信号のピッチ速度の
位相差によるデータ課すな対策するためデータ中継(1
)端末装置3に、モデムの同期信号を供給し、端末装置
3からのデータ送信をモデム2からの同期信号に同期さ
せる方式がある。この場合。
データ中継装置4と各端末袋f3との信号ケーブルはデ
ータ伝送のためのケーブルと同期信号を伝送するケーブ
ルが必要となり、ケーブルコストおよびデータ送受信回
路部コストが端末接続台数に比例して増加する欠点があ
る。また、0)データ中継装置4に直並列変換部、記憶
装置および10セツサを備え直並列変換部により、端末
装置3から受信したシリアルデータなパラレルテークに
変換し、一旦記憶装置へ貯えた後端末制御装置1ヘモデ
ム2の同期信号に同期してデータを伝送する方式では信
号の直並列変換を行うためデータ中継による遅延が大き
くなると共にデータ中継装置コストが増大する欠点があ
る。
発明の目的 本発明の目的は、従来技術の問題点を解決することにあ
る。
発明の総括的説す1 本発明は端末装置より受信するデータから抽出した同期
信号と、モデムとの同期信号の位相差を検出しくa)端
末装置からの受信データより抽出した同期信号の数がモ
デム同期信号の数より大きい場合には、端末装置が、伝
文の終了キャラクタな送出するまでモデム−\送出しき
れなかったテークをビットバッファに貯える。
また(2)モデムの同ルリ信号の数が端末装置の受信゛
データから抽出した同期信号の数より大きくなったとぎ
に、端末装置iが同期維持シーケンスを送出した後、さ
らに中継装置が同期維持シーケンスを付加するものであ
る。
実施例 以下、本発明の一実施例を第3図および第4図により説
明する。
第6図の4が本発明によるデータ中継装置であり、端末
装置6から受信したデータを受信回路40、OR回路4
1を経て受信信号401として取り出す。なお、本デー
タ中継装f4では、同時に2台以上の端末装置3からの
データ送信がないものとする。受信信号401はSYN
検出部42゜終了キャラクタ検出部46、同期信号抽出
部44およびビットバッファ部48に供給される。SY
N検出部42では同期維持シーケンス(0011001
0)2の監視を行い、終了キャラクタ検出部46では伝
文の終了の監視を行ない結果を制御部46に報告する。
同期信号抽出部44は受信信号401のデータ変化点を
検出することにより、受信信号40101ビット間隔を
抽出し受信データ同期信号402を出力する。さらに受
信信号401は受信データ同期信号402に同期して1
ビツト受信される毎にピットバッファ部48に貯えられ
る。ピントバッファ部48は、入力データをあらかじめ
初期設定されたビット数だけ貯えた後、モデム同期信号
403とモデム同期信号4030位相が常に位相比較部
45により比較されており位相比較部45が(a)モデ
ム同期信号403を1ビツト検出する間に受信テーク同
期信号402を1ビット以上検出した場合、ピットバッ
ファ部48−\の入力は受信データ同期信号402に同
期して行なわれるため、ピットバッファ48には入力と
出力のビット数の差だけ余分にデータが貯えられる。こ
のとき、終了キャラクタ検出部43による伝文終了を検
出すると、制御部46はピットバッファ部48へのデー
タ入力をピットバッファ部48で貯えられているデータ
のビット数が初期設定値に達するまで禁止する。以上の
場合の受信信号401と送信信号404との関係を第4
図(a)K示す。(b)受信データ同期信号402を1
ビツト検出する間にモデム同期信号405を1ビット以
上検出した場合、ピットバッファ部48からの出力は、
モデム同期信号405に同期して行なわれるため、ピッ
トバッファ部4Bで貯えられるデータのビット数は減少
する。このとき、SYN検出部42で同期維持シルケン
スを検出するとS′YN挿入部47を動作させ、ピット
バッファ部48へ強制的に同期維持シーケンスを挿入す
ることにより貯えるデータのビット数を増加させる。以
上の場合の受信信号401と送信信号404との関係を
第4図←)に示す。なお、本方式では第4図の)に示す
ように同期維持シーケンスの後にさらに同期維持シーケ
ンスが付加されるがSYN同期通信手順では、同期維持
シーケンスを複数個連続させても同期維持シーケンス間
にiまさまれだフレーム部の伝送には影響を与えない。
以上、本発明の一実施例について説明したが上記実施例
は更に変形して実施され得る。
例えば、上記実施例において、クロック偏差がない場合
、例えば受信データが所定の速度で到来する場合には、
SYN検出部42、及び8YN挿入部47は必ずしも必
要とされない。
他の変形例として、終了キャラクタ検出部43は必ずし
もなくてもよい。
発明の効果 本発明によれば、次の効果を得ることができる。
(a)端末装置にモデム同期信号を供給することが不要
となるためケーブルコストおよびデータ送受信回路コス
トを低減できる。
(b) 本方式はシリアルデータの直並列変換を行なわ
ないためデータ中継のための遅延が少ない。
(C)直並列変換部やプロセッサが不要なため、廉価な
中継装置が実現できる。
【図面の簡単な説明】
第1図、第2図は従来技術を説明するためのシステム構
成図、第3図は本発明の一実施例を説明するためのデー
タ中継装置ブロック図、第4図はそのタイムチャートで
ある。 1・・・端末制御装置  2・・・モデム6・・・端末
装置    4・・・データ中継装置5・・・通信回線 4D・・・受信回路    41・・・OR回路42・
・・S”YN検出部 43・・・終了キャラクタ検出部 44・・・同期信号抽出部 45・・・位相比較部   46・・・制御部47・・
・めA挿入部 48・・・ピント4727部 49・・・送信回路 401・・・受信信号 402・・・受信データ同期信号 405・・・モデム同期イぎ号 404・・・送信信号 オ 1 層 ′? 2 叱

Claims (1)

    【特許請求の範囲】
  1. 端末装置とは、近距離用インタフェースにより、端末制
    御装置とは、モデムを介した遠距離用インタフェースに
    より接続され、端末装置と端末制御装置との間のSYN
    同期通信手順によるビット同期信号を中継する装置にお
    いて、端末装置からの受信データにより、同期維持シー
    ケンス(aallaolo )、を検出するSYN検出
    部、伝文の終了キャラクタを検出する終了キャラクタ検
    出部端末装置からの受信データ1ビツト間隔を抽出する
    同期抽出部、当該同期抽出部より抽出した同期信号とモ
    デムの同期信号との位相とを比較する位相比較部、端末
    装置から受信したデータをあらかじめ初期設定された数
    だけ貯えかつデータ入力は同期抽出部から出力される同
    期信号に同期して行い、またデータ出力部はモデムの同
    期信号に同期して行うピットバッファ部、同期維持シー
    ケンスをビットバッファ部に挿入するSYN挿入部およ
    び(1)モデムの同期信号1ビツトを検出する間に端末
    装置から1ビット以上のデータを検出した場合、その差
    のビット数だけピットバッファ部での遅延ビット数を増
    加させ、終了キャラクタ検出部で伝文の終了キャラクタ
    を検出することによりピットバッファ部の遅延ビット数
    を初期復旧させ、また(2)端末装置から受信データを
    1ビツト受信する間にモデムの同期信号を1ビツト以上
    受信した場合、その差のビット数だけビットバッファで
    の遅延ビット数を減少させ、SYN検出部で同期維持シ
    ーケンスを検出したときに、SYN挿入部によりビット
    バッファに同期維持シーケンスを挿入し挿入したビット
    数だけビットバッファでの遅延ビット数を増加させる制
    御部を備えたことを特徴とするデータ中継装置。
JP57115410A 1982-07-05 1982-07-05 デ−タ中継装置 Pending JPS596649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57115410A JPS596649A (ja) 1982-07-05 1982-07-05 デ−タ中継装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57115410A JPS596649A (ja) 1982-07-05 1982-07-05 デ−タ中継装置

Publications (1)

Publication Number Publication Date
JPS596649A true JPS596649A (ja) 1984-01-13

Family

ID=14661872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57115410A Pending JPS596649A (ja) 1982-07-05 1982-07-05 デ−タ中継装置

Country Status (1)

Country Link
JP (1) JPS596649A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6268346A (ja) * 1985-09-20 1987-03-28 Fujitsu Ltd デ−タ伝送システムにおける回線接続方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6268346A (ja) * 1985-09-20 1987-03-28 Fujitsu Ltd デ−タ伝送システムにおける回線接続方式

Similar Documents

Publication Publication Date Title
US4488294A (en) Establishing and supporting data traffic in private branch exchanges
JPS58217B2 (ja) デ−タ伝送方式
JPWO2009069205A1 (ja) ビット識別回路及び受動光ネットワークシステムの局側装置
EP0137225B1 (en) Bidirectional communication system of a two-wire bus comprising an active terminator
JPH0851451A (ja) 同期方法および同期装置、端末、交換装置
US3651474A (en) A synchronization system which uses the carrier and bit timing of an adjacent terminal
JPS596649A (ja) デ−タ中継装置
JPS6355264B2 (ja)
JPH10233761A (ja) 光伝送方式
JPH0837724A (ja) アナログデータのサンプリング同期制御方法
JPS6392135A (ja) デイジタル加入者線伝送方式
JPS596647A (ja) シリアルデ−タ伝送同期方式
JPS648941B2 (ja)
JPS6010832A (ja) 同期検出回路
JPH0823319A (ja) 同期制御方式
JPH05308688A (ja) 符号化音声信号用中継交換機
JPS5881358A (ja) キヤラクタ同期の解放方式
JPS6292547A (ja) バス形式伝送装置
JPS6010843A (ja) 通信速度可変回線終端装置
JPH0338142A (ja) 音声パケット交換システム
JPS6346845A (ja) 伝送制御方式
JPS583617B2 (ja) 調歩同期デ−タの同期伝送方式
JPS62166727A (ja) デジタル形電流差動保護継電装置
JPS63111743A (ja) デ−タ回線終端装置
JPS60186153A (ja) ル−プ状ネツトワ−クのクロツク供給方式