JPS635537A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS635537A JPS635537A JP61150341A JP15034186A JPS635537A JP S635537 A JPS635537 A JP S635537A JP 61150341 A JP61150341 A JP 61150341A JP 15034186 A JP15034186 A JP 15034186A JP S635537 A JPS635537 A JP S635537A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- heat sink
- grooves
- die
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
- H10W72/387—Flow barriers
Landscapes
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関する。
し従来の技術〕
−ｍに、半導体装置は所定の大きさに形成されたヒート
−シンクの一表面上のソルダー上に半導体素子を位置決
めしダイボンディング処理によりソルダーを熔融したの
ち冷却して固着することにより作製されるものである。
−シンクの一表面上のソルダー上に半導体素子を位置決
めしダイボンディング処理によりソルダーを熔融したの
ち冷却して固着することにより作製されるものである。
ヒートシンクは、シリコンあるいはダイヤモンド等の薄
板（ウェハー）であり、半導体素子の放熱機能を有する
。ヒート−シンクの半導体素子の固着面はダイボンディ
ングによる爆着を確実・容易にするため表面にＴｉ。
板（ウェハー）であり、半導体素子の放熱機能を有する
。ヒート−シンクの半導体素子の固着面はダイボンディ
ングによる爆着を確実・容易にするため表面にＴｉ。
Ｐｔ、およびＳｎ、またはＡｕＳｎ合金が金属層として
蒸着されている。
蒸着されている。
従来の一例について第４図（ａ）・（ｂ）および第５図
（ａ）・ （ｂ）を参照して説明する。第４図（ａ）・
（ｂ）のそれぞれはヒートシンク上に半導体素子を固
着した従来の半導体装置の一例を示す平面図およびＥ−
Ｅ縦断面図、また第５図（ａ）・（ｂ）のそれぞれは半
導体素子を配設する以前の第４図のヒート−シンクを示
す正面図およびＤ−Ｄ断面図である。
（ａ）・ （ｂ）を参照して説明する。第４図（ａ）・
（ｂ）のそれぞれはヒートシンク上に半導体素子を固
着した従来の半導体装置の一例を示す平面図およびＥ−
Ｅ縦断面図、また第５図（ａ）・（ｂ）のそれぞれは半
導体素子を配設する以前の第４図のヒート−シンクを示
す正面図およびＤ−Ｄ断面図である。
第４図（ａ）・ （１つ）において半導体装置はヒート
シンク３０にソルダー４２をもって半導体素子４３を固
着したものである。ヒートシンク３０は平坦な薄板状で
あり上面の所定位置の所定量のソルダー４２によって半
導体素子４３が固着されている。第５図（ａ）・ （ｂ
）に示すようにヒートシンク３０の平坦な上面の所定位
置には所定量のソルダー３１が配設される。半導体装置
は半導体素子（図示されず）をペレットとしてソルダー
３１の上に配設し、ダイボンデング処理によりソルダー
３１を加熱熔融させて半導体素子をヒートシンク３０に
熔着させて作成する。
シンク３０にソルダー４２をもって半導体素子４３を固
着したものである。ヒートシンク３０は平坦な薄板状で
あり上面の所定位置の所定量のソルダー４２によって半
導体素子４３が固着されている。第５図（ａ）・ （ｂ
）に示すようにヒートシンク３０の平坦な上面の所定位
置には所定量のソルダー３１が配設される。半導体装置
は半導体素子（図示されず）をペレットとしてソルダー
３１の上に配設し、ダイボンデング処理によりソルダー
３１を加熱熔融させて半導体素子をヒートシンク３０に
熔着させて作成する。
また、半導体装置は製造工程でヒートシンクの下面が鋼
材のような熱伝導率の高い材質のステムに固定されてボ
ンディング処理工程に入る。半導体装置が例えば半導体
レーザで光半導体素子をＧａＡｓ、ヒートシンクをシリ
コン、またステムを鋼材により製造される場合、それぞ
れの素材の熱膨張係数は６．８６ Ｘ １０−６／”Ｃ
・２．６Ｘ１０−’／℃・１．６５ ｘ １０−５／”
Ｃである。ダイボンデイン・グ処理を２５０〜２６０℃
で行ない、ソルダーによる応力緩和等を無視する場合、
半導体素子の中央でのヒートシンクとの密着部の応力は
５ Ｘ １０８ダイン／ ｃｒａ ２となる。
材のような熱伝導率の高い材質のステムに固定されてボ
ンディング処理工程に入る。半導体装置が例えば半導体
レーザで光半導体素子をＧａＡｓ、ヒートシンクをシリ
コン、またステムを鋼材により製造される場合、それぞ
れの素材の熱膨張係数は６．８６ Ｘ １０−６／”Ｃ
・２．６Ｘ１０−’／℃・１．６５ ｘ １０−５／”
Ｃである。ダイボンデイン・グ処理を２５０〜２６０℃
で行ない、ソルダーによる応力緩和等を無視する場合、
半導体素子の中央でのヒートシンクとの密着部の応力は
５ Ｘ １０８ダイン／ ｃｒａ ２となる。
通常の半導体レーザは１０８ダイン／Ｃ１１２を超える
応力ではすべり転位が発生する可能性を有する。
応力ではすべり転位が発生する可能性を有する。
上述のように従来の半導体装置は熱伝導率の高いステム
に固定したヒートシンクの平坦な上面に半導体素子を配
設し、加熱してソルダーを熔融させることにより熔着し
て製造しているので、ステム、ヒートシンクおよび半導
体素子それぞれの熱膨張係数の違いにより半導体素子に
大きな熱応力が発生し、半導体素子にすべり転位が発生
して信頼性が低下することがあるという問題点があった
。
に固定したヒートシンクの平坦な上面に半導体素子を配
設し、加熱してソルダーを熔融させることにより熔着し
て製造しているので、ステム、ヒートシンクおよび半導
体素子それぞれの熱膨張係数の違いにより半導体素子に
大きな熱応力が発生し、半導体素子にすべり転位が発生
して信頼性が低下することがあるという問題点があった
。
本発明の目的は上記問題点を解決した半導体装１を提供
することにある。
することにある。
本発明による半導体装１は半導体素子をダイボンディン
グ処理する側の面上で且つダイボンディングされた半導
体素子の外周部分に溝を形成したヒートシンクを有する
。
グ処理する側の面上で且つダイボンディングされた半導
体素子の外周部分に溝を形成したヒートシンクを有する
。
次に本発明の半導体装置について図面を参照して説明す
る。
る。
第１図（ａ）は本発明の一実施例を示す平面図・第１図
（ｂ）・（ｃ）はそれぞれ第１図（ａ）のＡ−Ａ断面図
およびＢ−Ｂ断面図である。
（ｂ）・（ｃ）はそれぞれ第１図（ａ）のＡ−Ａ断面図
およびＢ−Ｂ断面図である。
第１図（ａ）・ （ｂ） ・ （ｃ）において、ヒート
シンク１０は上面に溝１１を有し、ｉ１！１１で仕切ら
れた面の一つに半導体素子１３がソルダー１幅５０μｍ
・深さ１４０μｍの溝１１が縦方向１ｍｍ・横方向０．
５ ｍ ｍの間隔で形成される。またヒートシンク１０
は図示されるように縦方向の満１１がほぼ中央に、また
横方向の溝１１はそれぞれ外縁から０．２５ ｍ ｍの
位置になるように１ｍｍの間隔で２０〜３０μｍ残して
切取られて形成される。ヒートシンク１０の表面はダイ
ボンディング処理のための金属層が蒸着され、更に金属
マスクによりヒートシンク１０の溝１１により形成され
る台面にソルダー１２となる金属層により半導体素子１
３が熔着されている。ソルダー１２は半導体素子１３を
熔着すると共に半導体素子１３の周辺の溝１１に落ち込
み固形化して熔着する。
シンク１０は上面に溝１１を有し、ｉ１！１１で仕切ら
れた面の一つに半導体素子１３がソルダー１幅５０μｍ
・深さ１４０μｍの溝１１が縦方向１ｍｍ・横方向０．
５ ｍ ｍの間隔で形成される。またヒートシンク１０
は図示されるように縦方向の満１１がほぼ中央に、また
横方向の溝１１はそれぞれ外縁から０．２５ ｍ ｍの
位置になるように１ｍｍの間隔で２０〜３０μｍ残して
切取られて形成される。ヒートシンク１０の表面はダイ
ボンディング処理のための金属層が蒸着され、更に金属
マスクによりヒートシンク１０の溝１１により形成され
る台面にソルダー１２となる金属層により半導体素子１
３が熔着されている。ソルダー１２は半導体素子１３を
熔着すると共に半導体素子１３の周辺の溝１１に落ち込
み固形化して熔着する。
半導体素子１３の中央部でヒートシンク１０との接着部
分の応力と、？４１１の深さとの関係は第２図に一例を
示して説明する。第２図は半導体素子（ＧａＡｓ）の厚
さ１００μｍ−幅２００ａｍ、並びにシリコンヒートシ
ンクの厚さ２８０μｍ・幅１ｍｍの例における溝の深さ
〔μｍ〕に対する主応力〔ダイン／Ｃ１１〕値を有限要
素法（ツィエンキーウ“′イッツ：基礎工学におけるマ
トリクス有限要素法等参照）によって求めた応力の変化
を示す図である。
分の応力と、？４１１の深さとの関係は第２図に一例を
示して説明する。第２図は半導体素子（ＧａＡｓ）の厚
さ１００μｍ−幅２００ａｍ、並びにシリコンヒートシ
ンクの厚さ２８０μｍ・幅１ｍｍの例における溝の深さ
〔μｍ〕に対する主応力〔ダイン／Ｃ１１〕値を有限要
素法（ツィエンキーウ“′イッツ：基礎工学におけるマ
トリクス有限要素法等参照）によって求めた応力の変化
を示す図である。
第２図で示されるように、溝の深さが小さい範囲では半
導体素子中央部の主応力は大きく、溝の深さが大きく深
くなるにしたがって主応力は小さくなり、特にこの例で
は深さが１２０μｍ以上で主応力が１０８ダイン／ｃｍ
２以下となる。しかし、深い溝はヒートシンクの厚さが
小さいので機械的強度を小さく弱くすると共に溝の底部
がくびれでネックとなり放熱特性も悪化させる。従って
、この実施例では厚さ２８０μｍのヒートシンクに対し
て１４０ＡＬｍの深さの溝を設けた。溝の深さはヒート
シンクの材質および厚さ、並びに放熱性と機械強度との
何れを重視するかによって最適値が決められる。
導体素子中央部の主応力は大きく、溝の深さが大きく深
くなるにしたがって主応力は小さくなり、特にこの例で
は深さが１２０μｍ以上で主応力が１０８ダイン／ｃｍ
２以下となる。しかし、深い溝はヒートシンクの厚さが
小さいので機械的強度を小さく弱くすると共に溝の底部
がくびれでネックとなり放熱特性も悪化させる。従って
、この実施例では厚さ２８０μｍのヒートシンクに対し
て１４０ＡＬｍの深さの溝を設けた。溝の深さはヒート
シンクの材質および厚さ、並びに放熱性と機械強度との
何れを重視するかによって最適値が決められる。
第３図（ａ）、（ｂ）は第１図（ａ＞において半導体素
子を爆着するまえのヒートシンクを示す正面図およびＣ
−Ｃ断面図である。ヒートシンク１０には縦・横に溝１
１が形成され、溝１１により形成される台形上面の一つ
にソルダー２２の金属層があり、半導体素子（図示され
ない）はソルダー２２の上に配置され、ダイボンディン
グ処理により爆着される。ヒートシンク１０の表面は爆
着の便宜のため周知の技術により金属層が形成されてい
る。
子を爆着するまえのヒートシンクを示す正面図およびＣ
−Ｃ断面図である。ヒートシンク１０には縦・横に溝１
１が形成され、溝１１により形成される台形上面の一つ
にソルダー２２の金属層があり、半導体素子（図示され
ない）はソルダー２２の上に配置され、ダイボンディン
グ処理により爆着される。ヒートシンク１０の表面は爆
着の便宜のため周知の技術により金属層が形成されてい
る。
上記実施例では半導体素子の材質をＧａＡｓ、ヒートシ
ンクとしてシリコン、且つステムとして銅を用いて説明
したが、他の材料においても応用できることは云うまで
もない。溝の間隔１幅、深さは一例を数値で示して説明
したが、半導体装置およびダイボンディング処理装置の
種類によりそれぞれの場合に最適化をはかって決定され
るもので形状も含め上記説明に限定されるものではない
。
ンクとしてシリコン、且つステムとして銅を用いて説明
したが、他の材料においても応用できることは云うまで
もない。溝の間隔１幅、深さは一例を数値で示して説明
したが、半導体装置およびダイボンディング処理装置の
種類によりそれぞれの場合に最適化をはかって決定され
るもので形状も含め上記説明に限定されるものではない
。
以上に説明したように本発明の単導体装置は、爆着され
た半導体素子の外周部分のヒートシンク上に溝を有する
ことにより、半導体素子９ヒートシンク、およびステム
の材料の違いによる熱膨張係数差に起因し、ダイボンデ
ィング処理後に半導体素子に生ずる応力を大幅に軽減し
半導体装置のすべり転位の発生を防止できる効果がある
。
た半導体素子の外周部分のヒートシンク上に溝を有する
ことにより、半導体素子９ヒートシンク、およびステム
の材料の違いによる熱膨張係数差に起因し、ダイボンデ
ィング処理後に半導体素子に生ずる応力を大幅に軽減し
半導体装置のすべり転位の発生を防止できる効果がある
。
第１図（ａ）・（ｂ）・（Ｃ）は本発明の半導体装置の
一実施例を示す平面図、Ａ−Ａ断面図、およびＢ−Ｂ断
面図、第２図は第１図（ｃ）における溝の深さに対する
半導体素子中の応力変化図、第３図（ａ＞・（ｂ）のそ
れぞれは第１図（ａ）で半導体素子溶着前の正面図およ
びＣ−Ｃ断面図、第４図（ａ）・（ｂ）のそれぞれは従
来の一例を示す半導体°素子溶着前の正面図およびＥ−
Ｅ断面図、第５図（ａ）・（ｂ）のそれぞれは第４図（
ａ）において半導体素子溶着前の正面図およびＤ−Ｄ断
面図である。 １０．３０・・・・・・ヒートシンク、１１・・・・・
・溝、１２．２２．４２・・・・・・ソルダー、１３．
４３・・・・・・半導体素子。 （Ｃ） ￥３１図 ［り゛イＡ−・］ ４２図 ′Ｊｆ５３図 ｔ（Ｌン （Ｅ）） 万４図 αす （ｂ） ￥ｉ５図
一実施例を示す平面図、Ａ−Ａ断面図、およびＢ−Ｂ断
面図、第２図は第１図（ｃ）における溝の深さに対する
半導体素子中の応力変化図、第３図（ａ＞・（ｂ）のそ
れぞれは第１図（ａ）で半導体素子溶着前の正面図およ
びＣ−Ｃ断面図、第４図（ａ）・（ｂ）のそれぞれは従
来の一例を示す半導体°素子溶着前の正面図およびＥ−
Ｅ断面図、第５図（ａ）・（ｂ）のそれぞれは第４図（
ａ）において半導体素子溶着前の正面図およびＤ−Ｄ断
面図である。 １０．３０・・・・・・ヒートシンク、１１・・・・・
・溝、１２．２２．４２・・・・・・ソルダー、１３．
４３・・・・・・半導体素子。 （Ｃ） ￥３１図 ［り゛イＡ−・］ ４２図 ′Ｊｆ５３図 ｔ（Ｌン （Ｅ）） 万４図 αす （ｂ） ￥ｉ５図
Claims (1)
- 半導体素子をダイボンディング処理する面上で且つダイ
ボンディング処理する半導体素子の外周部分に溝を形成
したヒートシンクを有することを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150341A JPS635537A (ja) | 1986-06-25 | 1986-06-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61150341A JPS635537A (ja) | 1986-06-25 | 1986-06-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS635537A true JPS635537A (ja) | 1988-01-11 |
Family
ID=15494877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61150341A Pending JPS635537A (ja) | 1986-06-25 | 1986-06-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS635537A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01310055A (ja) * | 1988-06-03 | 1989-12-14 | Inax Corp | パネルへのタイル貼付け装置 |
| JPH02274955A (ja) * | 1989-04-17 | 1990-11-09 | Inax Corp | パネルへのタイル貼付け装置 |
| JPH02274956A (ja) * | 1989-04-17 | 1990-11-09 | Inax Corp | パネルへのタイル貼付け装置 |
| US7235876B2 (en) * | 2005-09-12 | 2007-06-26 | Denso Corporation | Semiconductor device having metallic plate with groove |
| JP2019062245A (ja) * | 2019-01-29 | 2019-04-18 | ローム株式会社 | 半導体装置 |
| US10777542B2 (en) | 2014-03-04 | 2020-09-15 | Rohm Co., Ltd. | Power semiconductor module for an inverter circuit and method of manufacturing the same |
-
1986
- 1986-06-25 JP JP61150341A patent/JPS635537A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01310055A (ja) * | 1988-06-03 | 1989-12-14 | Inax Corp | パネルへのタイル貼付け装置 |
| JPH02274955A (ja) * | 1989-04-17 | 1990-11-09 | Inax Corp | パネルへのタイル貼付け装置 |
| JPH02274956A (ja) * | 1989-04-17 | 1990-11-09 | Inax Corp | パネルへのタイル貼付け装置 |
| US7235876B2 (en) * | 2005-09-12 | 2007-06-26 | Denso Corporation | Semiconductor device having metallic plate with groove |
| US10777542B2 (en) | 2014-03-04 | 2020-09-15 | Rohm Co., Ltd. | Power semiconductor module for an inverter circuit and method of manufacturing the same |
| JP2019062245A (ja) * | 2019-01-29 | 2019-04-18 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4761708B2 (ja) | 集積回路及びダイアモンド層を有するダイを含んだ電子組立品及びこの製造方法 | |
| US5437915A (en) | Semiconductor leadframe and its production method and plastic encapsulated semiconductor device | |
| US4078711A (en) | Metallurgical method for die attaching silicon on sapphire devices to obtain heat resistant bond | |
| US20190355656A1 (en) | Semiconductor device | |
| EP0119691A2 (en) | Bonding semiconductive bodies | |
| JPS635537A (ja) | 半導体装置 | |
| US3786556A (en) | Mounting semiconductor bodies | |
| CN114078716B (zh) | 半导体器件及其制造方法 | |
| JPS58135654A (ja) | 半導体装置の製造方法 | |
| JP2007227931A (ja) | 高出力アレイ型半導体レーザー装置の製造方法 | |
| JPH04315486A (ja) | 光電子装置およびその製造方法 | |
| US3641663A (en) | Method for fitting semiconductor pellet on metal body | |
| US3874918A (en) | Structure and process for semiconductor device using batch processing | |
| NL279651A (nl) | Werkwijze voor het vervaardigen van een elektrisch onsymmetrische halfgeleiderinrichting en inrichting vervaardigd volgens deze werkwijze | |
| JP2500639B2 (ja) | 半導体レ―ザの端面コ―ティング膜の形成方法 | |
| JPS5946415B2 (ja) | 半導体装置の製造方法 | |
| US3363308A (en) | Diode contact arrangement | |
| US20230040019A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0529506A (ja) | 半導体装置 | |
| JPS63300519A (ja) | 半導体装置 | |
| JPS6347358B2 (ja) | ||
| JPH05226764A (ja) | 半導体レーザ | |
| JPS6184841A (ja) | 半導体装置の外囲器 | |
| JPS59983A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPH0377676B2 (ja) |