JPS635558A - 不揮発性ｒａｍ - Google Patents
不揮発性ｒａｍInfo
- Publication number
- JPS635558A JPS635558A JP61148641A JP14864186A JPS635558A JP S635558 A JPS635558 A JP S635558A JP 61148641 A JP61148641 A JP 61148641A JP 14864186 A JP14864186 A JP 14864186A JP S635558 A JPS635558 A JP S635558A
- Authority
- JP
- Japan
- Prior art keywords
- recall
- node
- channel
- sram
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＭＩＳＦＥＴにより構成されたＳＲＡＭとＥ
ＥＰＲＯＭとから成る高集積化に適した不揮発性ＲＡＭ
に関する。
ＥＰＲＯＭとから成る高集積化に適した不揮発性ＲＡＭ
に関する。
（発明の概要）
一般に、不揮発性ＲＡＭにおいて、ＥＥＰＲＯＭの内容
をＳＲＡＭへ読み出すことをリコールと呼ぶ。
をＳＲＡＭへ読み出すことをリコールと呼ぶ。
本発明は、不揮発性ＲＡＭのリコール時において、ＥＥ
ＰＲＯＭ部のチャンネルの有無による容量差を利用する
ことにより、リコール動作が行なえる様にしたものであ
る。
ＰＲＯＭ部のチャンネルの有無による容量差を利用する
ことにより、リコール動作が行なえる様にしたものであ
る。
（従来の技術）
従来、不揮発性ＲＡＭのリコールは、第２図におイテ、
ＳＲＡＭ（７）電ｒＡ電圧ＶＲＣ１１を一１ｆ“０”レ
ベルまで立ち下げ、その後、徐々にＶＲＣｌｌを立ち上
げてゆく。その際、フローティングゲート４に電子が注
入されており、ＥＥＰＲＯＭ３が、非導通状態であれば
、容量５は、ノードＱと切り岨され、ノードＱよりノー
ド０の付加容量の方が大きくなり、ＶＲＣＩ １が完全
に立ち土がった状態では、ノードＱは“０”、ノードＱ
は°“１″レベルでそれぞれ安定した状態となり、結局
“１″がリコールされたことになる。
ＳＲＡＭ（７）電ｒＡ電圧ＶＲＣ１１を一１ｆ“０”レ
ベルまで立ち下げ、その後、徐々にＶＲＣｌｌを立ち上
げてゆく。その際、フローティングゲート４に電子が注
入されており、ＥＥＰＲＯＭ３が、非導通状態であれば
、容量５は、ノードＱと切り岨され、ノードＱよりノー
ド０の付加容量の方が大きくなり、ＶＲＣＩ １が完全
に立ち土がった状態では、ノードＱは“０”、ノードＱ
は°“１″レベルでそれぞれ安定した状態となり、結局
“１″がリコールされたことになる。
また、逆に、フローティングゲート４から電子が抜かれ
、フローティングゲート４が正に帯電され、εＥＰＲＯ
Ｍが尋通状態であれば、容量５はノードＱと接続された
ことになり、ノードＱよりノードＱの付加容量の方が大
きくなり、ＶＲＣｌｌが完全に立ち上がった状態では、
ノード◇は“１＃、ノードＱは“０”レベルでそれぞれ
安定した状態となり、結局“０″がリコールされること
になる。
、フローティングゲート４が正に帯電され、εＥＰＲＯ
Ｍが尋通状態であれば、容量５はノードＱと接続された
ことになり、ノードＱよりノードＱの付加容量の方が大
きくなり、ＶＲＣｌｌが完全に立ち上がった状態では、
ノード◇は“１＃、ノードＱは“０”レベルでそれぞれ
安定した状態となり、結局“０″がリコールされること
になる。
（発明が解決しようとする問題点）
しかし、従来の不揮発性ＲＡＭは、ＳＲＡＭとＥＥＰＲ
ＯＭ以外に容量を１ピツトごとに設けなければならない
ので、メモリーセルの面積が大きくなり、高集積化に適
さないばかりでなく、チップコストも高くなるという欠
点があった。
ＯＭ以外に容量を１ピツトごとに設けなければならない
ので、メモリーセルの面積が大きくなり、高集積化に適
さないばかりでなく、チップコストも高くなるという欠
点があった。
そこで、本発明は、従来のこの様な欠点を解決するため
に、高集積で、メモリ容＆の大きな集積回路を得ること
を目的としている。
に、高集積で、メモリ容＆の大きな集積回路を得ること
を目的としている。
（問題点を解決するための手段）
上記問題点を解決するために、本発明は、εＥＰＲＯＭ
部のチャンネルの有無による容量差だけでリコール動作
が行なえるようにした。
部のチャンネルの有無による容量差だけでリコール動作
が行なえるようにした。
（作用）
本発明は、ノードＱ、◇に接続される容量を、εＥＰＲ
ＯＭ部のチャンネルの有無によってその容量値に差を与
え、その容１１Ｅ［の差を用いて、ＳＲＡＭのリコール
状態を決定するものである。
ＯＭ部のチャンネルの有無によってその容量値に差を与
え、その容１１Ｅ［の差を用いて、ＳＲＡＭのリコール
状態を決定するものである。
（実施例）
以下に、本発明の実施例を図面にもとづいて、詳細に説
明する。
明する。
第１図において、トランジスタ１のゲートは、ワード線
１０に、ドレインおよびソースは、ＳＲＡＭおよびピア
下１１２に接続され、トランジスタ２のゲートは、ワー
ド線１０に、ドレインおよびソースは、ＳＲＡＭおよび
ビット線１３に接続され、εＥＰＲＯＭ３のドレインは
、ノードＱに接続される。また、ＶＲＣｌ １は、ＳＲ
ＡＭの電源である。
１０に、ドレインおよびソースは、ＳＲＡＭおよびピア
下１１２に接続され、トランジスタ２のゲートは、ワー
ド線１０に、ドレインおよびソースは、ＳＲＡＭおよび
ビット線１３に接続され、εＥＰＲＯＭ３のドレインは
、ノードＱに接続される。また、ＶＲＣｌ １は、ＳＲ
ＡＭの電源である。
また、第３図（ａ）および（ｂ）は、第１図におけるε
ＥＰＲＯＭ３の断面図であり、Ｐ型基板８上にＮ型拡散
層によりドレイン７を設け、Ｐ型基板８上に絶縁ｇ１１
０ｏを介してフローテ）ングゲート４を設け、さらに７
０−ティングゲート４上に絶縁１１１０１を介しコント
ロールゲート６を設けた構造となっている。
ＥＰＲＯＭ３の断面図であり、Ｐ型基板８上にＮ型拡散
層によりドレイン７を設け、Ｐ型基板８上に絶縁ｇ１１
０ｏを介してフローテ）ングゲート４を設け、さらに７
０−ティングゲート４上に絶縁１１１０１を介しコント
ロールゲート６を設けた構造となっている。
次にその動作を説明する。
まず、リコールを行う際は、ＳＲＡＭの電源電圧ＶＲＣ
１１を″Ｏ″レベルまで立ち下げ、その後、徐々にＶＲ
Ｃｌｌを立ち上げてゆく。その際、第３図（ａ）に示す
様に、フローティングゲート４の電子が抜かれ、フロー
ティングゲート４が正に帯電した状態になっていると、
フローティングゲート４下の基板８上にチャンネル９が
形成され、ドレイン７とチャンネル９が同電位となり、
７０−ティングゲート４とチャンネル９との間に容量が
形成されることになる。よって、ノード◇よりノードＱ
の付加容量の方が大きくなり、ＶＲＣｌｌが、完全に立
ち上がった状態では、ノードＱは“０“、ノードｄは“
１“レベルでそれぞれ安定した状態となっており、結局
、“０”がリコールされることになる。また、リコール
動作を行なう際には、コントロールゲート６の電位を安
定にするために、コントロールゲート６は接地電位に接
続される。
１１を″Ｏ″レベルまで立ち下げ、その後、徐々にＶＲ
Ｃｌｌを立ち上げてゆく。その際、第３図（ａ）に示す
様に、フローティングゲート４の電子が抜かれ、フロー
ティングゲート４が正に帯電した状態になっていると、
フローティングゲート４下の基板８上にチャンネル９が
形成され、ドレイン７とチャンネル９が同電位となり、
７０−ティングゲート４とチャンネル９との間に容量が
形成されることになる。よって、ノード◇よりノードＱ
の付加容量の方が大きくなり、ＶＲＣｌｌが、完全に立
ち上がった状態では、ノードＱは“０“、ノードｄは“
１“レベルでそれぞれ安定した状態となっており、結局
、“０”がリコールされることになる。また、リコール
動作を行なう際には、コントロールゲート６の電位を安
定にするために、コントロールゲート６は接地電位に接
続される。
また、第３図（ｂ）に示す様に、リコールを行なう際、
７０−ティングゲート４に電子が注入された状態になっ
ていると、チャンネルが形成されないため、容量が形成
されないことになる。よって、ノードＱよりノードＱの
付加容量の方が大きくなり、ＶＲＣが完全に立ち上がっ
た状態では、ノードＱは“１”、ノードＱは“０”レベ
ルでそれぞれ安定した状態となっており、結局、０１″
がリコールされることになる。
７０−ティングゲート４に電子が注入された状態になっ
ていると、チャンネルが形成されないため、容量が形成
されないことになる。よって、ノードＱよりノードＱの
付加容量の方が大きくなり、ＶＲＣが完全に立ち上がっ
た状態では、ノードＱは“１”、ノードＱは“０”レベ
ルでそれぞれ安定した状態となっており、結局、０１″
がリコールされることになる。
よって上記の様に、フＯ−ナイングゲート４に電子が注
入されているか、あるいは、電子が抜かれ正に帯電して
いるかによって容量を変化させることができるので、安
定なリコールを行なうことができる。
入されているか、あるいは、電子が抜かれ正に帯電して
いるかによって容量を変化させることができるので、安
定なリコールを行なうことができる。
（発明の効果）
本発明は、以上説明した様に、従来の不揮発性ＲＡＭに
おいて、リコール時に１ビツトごとに必要となる付加容
置を必要としないため、素子数が少なく、メモリーセル
の面積が小さくなり、高集積化に適しており、チップコ
ストも低くなるという効果がある。
おいて、リコール時に１ビツトごとに必要となる付加容
置を必要としないため、素子数が少なく、メモリーセル
の面積が小さくなり、高集積化に適しており、チップコ
ストも低くなるという効果がある。
第１図は、本発明にかかる不揮発性ＲＡＭの回路図、第
２図は、ＥＥＰＲＯＭのソース側に容量を接続した従来
の不揮発性ＲＡＭの回路図、第３図（ａ）は、フローテ
ィングゲートが正に帯電し、チャンネルが形成されたＥ
ＥＰＲＯＭの断面図、第３図（ｂ）は、フローティング
ゲートが負に帯電し、チャンネルが形成されていないＥ
ＥＰＲＯＭの断面図である。 ３・・・ＥＥＰＲＯＭ ４・・・フローテイングゲート
２図は、ＥＥＰＲＯＭのソース側に容量を接続した従来
の不揮発性ＲＡＭの回路図、第３図（ａ）は、フローテ
ィングゲートが正に帯電し、チャンネルが形成されたＥ
ＥＰＲＯＭの断面図、第３図（ｂ）は、フローティング
ゲートが負に帯電し、チャンネルが形成されていないＥ
ＥＰＲＯＭの断面図である。 ３・・・ＥＥＰＲＯＭ ４・・・フローテイングゲート
Claims (1)
- ＭＩＳＦＥＴにより構成されたＳＲＡＭと、ＥＥＰＲＯ
Ｍとから成る不揮発性ＲＡＭにおいて、前記ＥＥＰＲＯ
Ｍの内容を前記ＳＲＡＭへ読み出す際、前記ＳＲＡＭ入
力に接続されるＥＥＰＲＯＭ部のチャンネルの有無によ
って変化するＥＥＰＲＯＭのゲート、ドレイン間の容量
を用いて、前記ＥＥＰＲＯＭの内容を前記ＳＲＡＭへ読
み出すことを特徴とする不揮発性ＲＡＭ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148641A JPS635558A (ja) | 1986-06-25 | 1986-06-25 | 不揮発性ｒａｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148641A JPS635558A (ja) | 1986-06-25 | 1986-06-25 | 不揮発性ｒａｍ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS635558A true JPS635558A (ja) | 1988-01-11 |
Family
ID=15457337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61148641A Pending JPS635558A (ja) | 1986-06-25 | 1986-06-25 | 不揮発性ｒａｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS635558A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721440A (en) * | 1991-05-29 | 1998-02-24 | Gemplus Card International | Memory with EEPROM cell having capacitive effect and method for the reading of such a cell |
| US6088303A (en) * | 1991-12-11 | 2000-07-11 | Seiko Precision Inc. | Time recorder |
-
1986
- 1986-06-25 JP JP61148641A patent/JPS635558A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721440A (en) * | 1991-05-29 | 1998-02-24 | Gemplus Card International | Memory with EEPROM cell having capacitive effect and method for the reading of such a cell |
| US6088303A (en) * | 1991-12-11 | 2000-07-11 | Seiko Precision Inc. | Time recorder |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677867A (en) | Memory with isolatable expandable bit lines | |
| US5483482A (en) | Semiconductor memory device having bidirectional potential barrier switching element | |
| US4590504A (en) | Nonvolatile MOS memory cell with tunneling element | |
| US7411823B2 (en) | In-service reconfigurable DRAM and flash memory device | |
| US4669062A (en) | Two-tiered dynamic random access memory (DRAM) cell | |
| US5517044A (en) | Non-volatile semiconductor memory device having thin film transistors equipped with floating gates | |
| KR910007432B1 (ko) | 반도체 메모리 | |
| US5978253A (en) | Methods of operating integrated circuit memory devices having nonvolatile single transistor unit cells therein | |
| US5444279A (en) | Floating gate memory device having discontinuous gate oxide thickness over the channel region | |
| JPS6046554B2 (ja) | 半導体記憶素子及び記憶回路 | |
| EP0557581A2 (en) | Non-volatile DRAM cell | |
| US5012309A (en) | Semiconductor memory device comprising capacitor portions having stacked structures | |
| KR940016841A (ko) | 정적 램 셀 및 메모리 소자 | |
| JPH0268792A (ja) | メモリ・セルの製造方法 | |
| KR0179175B1 (ko) | 반도체 메모리 장치 및 제조방법 | |
| KR19990036748A (ko) | 반도체메모리장치 및 그 제조방법 | |
| US3662356A (en) | Integrated circuit bistable memory cell using charge-pumped devices | |
| JPS60189964A (ja) | 半導体メモリ | |
| JPS5718356A (en) | Semiconductor memory storage | |
| JPH02177561A (ja) | 半導体不揮発性メモリ | |
| JPS635558A (ja) | 不揮発性ｒａｍ | |
| JPS6065559A (ja) | 半導体メモリ | |
| US20010011739A1 (en) | Ferroelectric random access memory device | |
| US6507516B1 (en) | EEPROM memory cell embedded on core CMOS for analog applications | |
| JPH10222984A (ja) | Ｎチャンネル薄膜トランジスタ負荷装置を有するｓｒａｍ格納セルの構造及び製造方法 |