JPS635563A - 高耐圧半導体装置の製造方法 - Google Patents
高耐圧半導体装置の製造方法Info
- Publication number
- JPS635563A JPS635563A JP61148953A JP14895386A JPS635563A JP S635563 A JPS635563 A JP S635563A JP 61148953 A JP61148953 A JP 61148953A JP 14895386 A JP14895386 A JP 14895386A JP S635563 A JPS635563 A JP S635563A
- Authority
- JP
- Japan
- Prior art keywords
- platinum
- voltage
- diffusion
- semiconductor devices
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 34
- 229910052697 platinum Inorganic materials 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims 2
- 239000000377 silicon dioxide Substances 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 241001156002 Anthonomus pomorum Species 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はダイオード、トランジスタ等のブレナー型半導
体装置の高耐圧化に関するものである。プレナー型半導
体装置は半導体基体表面に露出する主Ｐ−Ｎ接合をシリ
コン酸化膜（以下５ｉｎｓ）等で被覆され、安定化がは
かられているが、係るＳ ｉ Ｏ＊を保護膜とする高耐
圧製品は、８ｉ ８１０を界面での固定電荷や膜中の
イオンが正イオンをもつため、特にＮ型シリコンウ、バ
ーでは表面の空２Ｎ４が広がりにく、高電界強度になる
ため、高耐圧を阻止する要因となっている。このため従
来所謂ガードリング構造成はフィールドプレート構造に
より、電界強度を緩和し、高耐圧化をはかる方法が採用
されている。しかし乍ら係る構造によりてもその耐圧は
せいぜい理論値の７０％乃至８０％であり十分でない。
体装置の高耐圧化に関するものである。プレナー型半導
体装置は半導体基体表面に露出する主Ｐ−Ｎ接合をシリ
コン酸化膜（以下５ｉｎｓ）等で被覆され、安定化がは
かられているが、係るＳ ｉ Ｏ＊を保護膜とする高耐
圧製品は、８ｉ ８１０を界面での固定電荷や膜中の
イオンが正イオンをもつため、特にＮ型シリコンウ、バ
ーでは表面の空２Ｎ４が広がりにく、高電界強度になる
ため、高耐圧を阻止する要因となっている。このため従
来所謂ガードリング構造成はフィールドプレート構造に
より、電界強度を緩和し、高耐圧化をはかる方法が採用
されている。しかし乍ら係る構造によりてもその耐圧は
せいぜい理論値の７０％乃至８０％であり十分でない。
そこで理論値に近づけるべく例えばガードリング接合（
環状領域）を増すと耐圧部面積が増し、チップサイズが
より大きくなり、チップがコスト高となる難点がある０
本発明は係る欠点を解消し、経済的にして高耐圧のプレ
ナー型半導体装置を提供するもので５ｉｆｔ膜を保狽膜
としている製品が共通にかかえている膜中、界面電荷を
正から負にすることによって高耐圧化を可能にしたもの
である。第１図は本発明のトランジスタの実施例であっ
て、１は高抵抗Ｎ型半導体（コレクタ）、２はＰ型半導
体（ベース）、３はガードリング、４はＮＷ半導体（エ
ミ、り）、５は高濃度Ｎ型半導体、６はチャネルスト、
パ、７は白金拡散領域、８は酸化膜（ＳｔＯ，）、９は
電極、１０は空乏層である。所で氷原出願人等は先に該
８１０．＋８１とシリコン基体２の境界面付近に白金を
混入せしめることにより、該界面の電荷を正から負に変
化せしめ、これにより高耐圧化の可能な半導体装置を提
案した。即ち第２図は白金拡散温度Ｔ（’Ｃ）と界面の
電荷ｔ（Ｑｓｓ／ｑ）の関係を示す特性図で該電荷量は
白金拡散温度が高（なるに従い、より負に変化すること
を示している。
環状領域）を増すと耐圧部面積が増し、チップサイズが
より大きくなり、チップがコスト高となる難点がある０
本発明は係る欠点を解消し、経済的にして高耐圧のプレ
ナー型半導体装置を提供するもので５ｉｆｔ膜を保狽膜
としている製品が共通にかかえている膜中、界面電荷を
正から負にすることによって高耐圧化を可能にしたもの
である。第１図は本発明のトランジスタの実施例であっ
て、１は高抵抗Ｎ型半導体（コレクタ）、２はＰ型半導
体（ベース）、３はガードリング、４はＮＷ半導体（エ
ミ、り）、５は高濃度Ｎ型半導体、６はチャネルスト、
パ、７は白金拡散領域、８は酸化膜（ＳｔＯ，）、９は
電極、１０は空乏層である。所で氷原出願人等は先に該
８１０．＋８１とシリコン基体２の境界面付近に白金を
混入せしめることにより、該界面の電荷を正から負に変
化せしめ、これにより高耐圧化の可能な半導体装置を提
案した。即ち第２図は白金拡散温度Ｔ（’Ｃ）と界面の
電荷ｔ（Ｑｓｓ／ｑ）の関係を示す特性図で該電荷量は
白金拡散温度が高（なるに従い、より負に変化すること
を示している。
−方、白金は温度によりシリコン中への拡散速度が異な
り、温度が上昇する程速くなる。このことは第２図にお
いて、温度が高い程８ｉ０゜とシリコン基体界面に到達
する白金量が多いことを示す。又、第３図は電荷量と耐
圧（ｖＣＥＯ）（トランジスタの場合）の関係を示す特
性図で図から明らかなように負（ｅ）電荷量が多くなれ
ばなるほどＶ ｔｃ’ｓ ’６が大きくなることが明ら
かである。しかし乍ら、例えばＮ型半導体５を通して全
面に白金を拡散すればトランジスタ作用する部分のライ
フタイムが短くなり、増幅率ｈＦＢが低下したり、飽和
電圧が大きくなる。
り、温度が上昇する程速くなる。このことは第２図にお
いて、温度が高い程８ｉ０゜とシリコン基体界面に到達
する白金量が多いことを示す。又、第３図は電荷量と耐
圧（ｖＣＥＯ）（トランジスタの場合）の関係を示す特
性図で図から明らかなように負（ｅ）電荷量が多くなれ
ばなるほどＶ ｔｃ’ｓ ’６が大きくなることが明ら
かである。しかし乍ら、例えばＮ型半導体５を通して全
面に白金を拡散すればトランジスタ作用する部分のライ
フタイムが短くなり、増幅率ｈＦＢが低下したり、飽和
電圧が大きくなる。
そこで本発明では第１図に示したように３のガードリン
グ部表面から白金を拡散することにより、耐圧部のみに
白金が拡散される。このことによりｓ５１−５ｔｏ界面
電菊が■イオンからｅイオンに変化し、表面での空乏層
の広がりは第４図中１０で示す如く大きくなり、理論耐
圧に近くなる。−方、トランジスタとして作用するエミ
ッタ直下近くに白金がないため、ライフタイムは長く増
幅率ｈＦＥや飽和特性Ｖσｇ（ｓａｔ）は悪くならない
、したがりて、ガードリング表ＩＴＫコンタクトをあけ
て、その部分から白金を耐圧部分のみに拡散することに
より、５ｔ−ｓｔｏ、の界面電荷をｅにすることにより
、高耐圧で増４［率の大きいトランジス４１ｉ：製造す
ることができる。因みにＰｔ拡散の横方向の範囲はトラ
ンジスタ作用するエミｙ夕に、Ｐｔが殆んど拡散されな
いことが必要である。すなわちｐｔを導入する場所から
最短距離のエミッタまでが横方向の最大拡散距離である
。第５図は選択拡散と全面拡散とを比較した特性図で図
のｈＦＥ−Ｉｃ特性から明らかなように全面拡散品（イ
）の大電流領域のｈＦＢの低下が選択（０）に比べて大
きい。その値は、Ｉ ｃ ＝ ５ Ａの点で、選択品の
ｈＦＦｓ＝１７で全面拡散品のｈＦＥ＝８と約１／２で
あった。以上の説明では本発明をトランジスタに適用し
た例について説明したがダイオードに適用すれば高耐圧
化と共に順方向電圧（ＶＦ）を小さくすることが可能で
あり、又同様にパワーＭＯ８ＦＲＴ、その他サイリスタ
にも適用できることは明白である。又、上記実施例では
ガードリングを用いた例について説明したが、該ガード
リングは必ずしも設ける必要はなく、要は空乏層が広が
る耐圧構成領域に白金が導入されればよい。
グ部表面から白金を拡散することにより、耐圧部のみに
白金が拡散される。このことによりｓ５１−５ｔｏ界面
電菊が■イオンからｅイオンに変化し、表面での空乏層
の広がりは第４図中１０で示す如く大きくなり、理論耐
圧に近くなる。−方、トランジスタとして作用するエミ
ッタ直下近くに白金がないため、ライフタイムは長く増
幅率ｈＦＥや飽和特性Ｖσｇ（ｓａｔ）は悪くならない
、したがりて、ガードリング表ＩＴＫコンタクトをあけ
て、その部分から白金を耐圧部分のみに拡散することに
より、５ｔ−ｓｔｏ、の界面電荷をｅにすることにより
、高耐圧で増４［率の大きいトランジス４１ｉ：製造す
ることができる。因みにＰｔ拡散の横方向の範囲はトラ
ンジスタ作用するエミｙ夕に、Ｐｔが殆んど拡散されな
いことが必要である。すなわちｐｔを導入する場所から
最短距離のエミッタまでが横方向の最大拡散距離である
。第５図は選択拡散と全面拡散とを比較した特性図で図
のｈＦＥ−Ｉｃ特性から明らかなように全面拡散品（イ
）の大電流領域のｈＦＢの低下が選択（０）に比べて大
きい。その値は、Ｉ ｃ ＝ ５ Ａの点で、選択品の
ｈＦＦｓ＝１７で全面拡散品のｈＦＥ＝８と約１／２で
あった。以上の説明では本発明をトランジスタに適用し
た例について説明したがダイオードに適用すれば高耐圧
化と共に順方向電圧（ＶＦ）を小さくすることが可能で
あり、又同様にパワーＭＯ８ＦＲＴ、その他サイリスタ
にも適用できることは明白である。又、上記実施例では
ガードリングを用いた例について説明したが、該ガード
リングは必ずしも設ける必要はなく、要は空乏層が広が
る耐圧構成領域に白金が導入されればよい。
以上の説明から明らかなように本発明によれば従来より
ガードリング本数が少なくても又、ガードリング深さが
浅くても高耐圧化が可能であり、より高耐圧品はどその
効果が大であり、白金拡散の悪影響がなく特にトランジ
スタに適用して高ｈＦＢ、低飽和電圧化が達成できる等
実用上の効果は大きい。
ガードリング本数が少なくても又、ガードリング深さが
浅くても高耐圧化が可能であり、より高耐圧品はどその
効果が大であり、白金拡散の悪影響がなく特にトランジ
スタに適用して高ｈＦＢ、低飽和電圧化が達成できる等
実用上の効果は大きい。
第１図は本発明の一実施例を示す断面図、第２図、第３
図、第４図は特性説明図、第５図は従来例と比較した本
発明の特性図である。図において１はシリコン半導体基
体、２はＰ型半導体（ベース）、３はガードリング、４
はＮ型半導体（エミ、り）、ＳはＮ型半導体（オーミッ
ク領域）、６はチャンネルスト、パ、７は白金拡散領域
、８はシリコン硅素ｇ （＄ ｒ Ｏｔ ）、９は電極
金属、１０は空乏層である。 特許出願人 新電元工業株式会社 Ｖｃｓｏ （ｅＬＬｌｏｏ）、ｔＡ） ＱＬＳａ／９ｆ＜ｘｔｏ”）
図、第４図は特性説明図、第５図は従来例と比較した本
発明の特性図である。図において１はシリコン半導体基
体、２はＰ型半導体（ベース）、３はガードリング、４
はＮ型半導体（エミ、り）、ＳはＮ型半導体（オーミッ
ク領域）、６はチャンネルスト、パ、７は白金拡散領域
、８はシリコン硅素ｇ （＄ ｒ Ｏｔ ）、９は電極
金属、１０は空乏層である。 特許出願人 新電元工業株式会社 Ｖｃｓｏ （ｅＬＬｌｏｏ）、ｔＡ） ＱＬＳａ／９ｆ＜ｘｔｏ”）
Claims (1)
- シリコン半導体基体表面に露出するＰ−Ｎ接合を二酸化
硅素膜で被覆した半導体装置において、前記Ｐ−Ｎ接合
近傍の耐圧構成領域の少くとも前記基体表面と二酸化硅
素膜の界面に白金を導入せしめたことを特徴とする高耐
圧半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148953A JPH0624207B2 (ja) | 1986-06-25 | 1986-06-25 | 高耐圧半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148953A JPH0624207B2 (ja) | 1986-06-25 | 1986-06-25 | 高耐圧半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS635563A true JPS635563A (ja) | 1988-01-11 |
| JPH0624207B2 JPH0624207B2 (ja) | 1994-03-30 |
Family
ID=15464347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61148953A Expired - Lifetime JPH0624207B2 (ja) | 1986-06-25 | 1986-06-25 | 高耐圧半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624207B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS502478A (ja) * | 1973-05-08 | 1975-01-11 | ||
| JPS6084881A (ja) * | 1983-10-17 | 1985-05-14 | Toshiba Corp | 大電力ｍｏｓ ｆｅｔとその製造方法 |
-
1986
- 1986-06-25 JP JP61148953A patent/JPH0624207B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS502478A (ja) * | 1973-05-08 | 1975-01-11 | ||
| JPS6084881A (ja) * | 1983-10-17 | 1985-05-14 | Toshiba Corp | 大電力ｍｏｓ ｆｅｔとその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0624207B2 (ja) | 1994-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3074736B2 (ja) | 半導体装置 | |
| US2967793A (en) | Semiconductor devices with bi-polar injection characteristics | |
| US5278443A (en) | Composite semiconductor device with Schottky and pn junctions | |
| JPH07283405A (ja) | 半導体装置の保護回路 | |
| US6441463B2 (en) | IGBT, control circuit, and protection circuit on same substrate | |
| US7321138B2 (en) | Planar diac | |
| US4559551A (en) | Semiconductor device | |
| JPH0465552B2 (ja) | ||
| JPS635563A (ja) | 高耐圧半導体装置の製造方法 | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JPH0195568A (ja) | 半導体装置 | |
| US4009481A (en) | Metal semiconductor diode | |
| JPH03222475A (ja) | 半導体装置 | |
| JP3128885B2 (ja) | 半導体装置 | |
| JPH05235365A (ja) | 複合半導体装置 | |
| JPS58161375A (ja) | 絶縁ゲ−ト形電界効果半導体集積回路の入力保護回路 | |
| US2936410A (en) | Silicon power transistor | |
| JP4302329B2 (ja) | 半導体装置 | |
| US3480802A (en) | High power semiconductor control element and associated circuitry | |
| JPS6258678A (ja) | トランジスタ | |
| US4047218A (en) | Semiconductor devices with improved turn-off characteristics | |
| JPS5963761A (ja) | 過電圧被保護集積トランジスタ | |
| JPS62150783A (ja) | ツエナダイオ−ド装置 | |
| JPH08227941A (ja) | 複合半導体素子 | |
| JPH0342680Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |