JPH0342680Y2 - - Google Patents
Info
- Publication number
- JPH0342680Y2 JPH0342680Y2 JP1982170111U JP17011182U JPH0342680Y2 JP H0342680 Y2 JPH0342680 Y2 JP H0342680Y2 JP 1982170111 U JP1982170111 U JP 1982170111U JP 17011182 U JP17011182 U JP 17011182U JP H0342680 Y2 JPH0342680 Y2 JP H0342680Y2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- transistor
- high concentration
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案はダーリントントランジスタ、特に保護
用のツエナーダイオードを内蔵したダーリントン
トランジスタの改良に関する。
用のツエナーダイオードを内蔵したダーリントン
トランジスタの改良に関する。
(ロ) 従来技術
従来のダーリントントランジスタは第１図に示
す如く、共通コレクタ領域を形成するＮ型シリコ
ン半導体基板１と、基板１表面に設けられ第１の
トランジスタ１５を構成するＰ型の第１ベース領
域２およびN+型の第１エミツタ領域３と、基板
１表面に設けられ第２のトランジスタ１６を構成
するＰ型の第２ベース領域４およびN+型の第２
エミツタ領域５と、基板１表面に設けたＮ型高濃
度領域６と第１エミツタ領域３から第１ベース領
域２を横切つて延在するP+型高濃度領域７とで
形成される第１ツエナーダイオード８と、同様に
Ｎ型高濃度領域６と第２エミツタ領域５から第２
ベース領域４を横切つて延在するP+型高濃度領
域７とで形成される第２のツエナーダイオード９
と、ペレツト周辺に設けたN+型のチャンネルス
トツプ領域１０と、第１ベース領域２にオーミツ
ク接触するベース電極１１と、第１エミツタ領域
３および第２ベース領域４を接続する接続電極１
２と、第２エミツタ領域５にオーミツク接触する
エミツタ電極１３と、チヤンネルストツプ領域１
０に一端をオーミツク接触し内側に延在されたシ
ールド電極１４より構成されている。
す如く、共通コレクタ領域を形成するＮ型シリコ
ン半導体基板１と、基板１表面に設けられ第１の
トランジスタ１５を構成するＰ型の第１ベース領
域２およびN+型の第１エミツタ領域３と、基板
１表面に設けられ第２のトランジスタ１６を構成
するＰ型の第２ベース領域４およびN+型の第２
エミツタ領域５と、基板１表面に設けたＮ型高濃
度領域６と第１エミツタ領域３から第１ベース領
域２を横切つて延在するP+型高濃度領域７とで
形成される第１ツエナーダイオード８と、同様に
Ｎ型高濃度領域６と第２エミツタ領域５から第２
ベース領域４を横切つて延在するP+型高濃度領
域７とで形成される第２のツエナーダイオード９
と、ペレツト周辺に設けたN+型のチャンネルス
トツプ領域１０と、第１ベース領域２にオーミツ
ク接触するベース電極１１と、第１エミツタ領域
３および第２ベース領域４を接続する接続電極１
２と、第２エミツタ領域５にオーミツク接触する
エミツタ電極１３と、チヤンネルストツプ領域１
０に一端をオーミツク接触し内側に延在されたシ
ールド電極１４より構成されている。
斯上の構造を有するダーリントントランジスタ
は第２図に示す如く、ダーリントン接続した第１
トランジスタTr1と第２トランジスタTr2と、第
１および第２トランジスタTr1・Tr2のベースと
コレクタ間に接続された第１ツエナーダイオード
ZD1および第２ツエナーダイオードZD2より成る回
路構成となる。
は第２図に示す如く、ダーリントン接続した第１
トランジスタTr1と第２トランジスタTr2と、第
１および第２トランジスタTr1・Tr2のベースと
コレクタ間に接続された第１ツエナーダイオード
ZD1および第２ツエナーダイオードZD2より成る回
路構成となる。
斯上のダーリントントランジスタは第１および
第２ツエナーダイオード８，９が同一のツエナー
電圧に設定されるので、ダーリントントランジス
タにＬ負荷を接続した場合、Ｌ負荷で発生する高
電圧が第１ツエナーダイオード８を介して前段の
ドライブ用MOSICを破壊するおそれがあつた。
第２ツエナーダイオード８，９が同一のツエナー
電圧に設定されるので、ダーリントントランジス
タにＬ負荷を接続した場合、Ｌ負荷で発生する高
電圧が第１ツエナーダイオード８を介して前段の
ドライブ用MOSICを破壊するおそれがあつた。
(ハ) 目的
本考案によるダーリントントランジスタは第３
図の如く、共通コレクタ領域２１となる一導電型
の半導体基板２２と、第１のトランジスタ３７を
構成する第１ベースおよびエミツタ領域２３，２
４と、第２のトランジスタ３８を構成する第２ベ
ースおよびエミツタ領域２５，２６と、第２ベー
ス領域２５に隣接して基板２２表面に設けた一導
電型の高濃度領域２７と、第１ベース領域２３表
面に設け共通コレクタ領域２１に達する逆導電型
の高濃度領域２８と共通コレクタ領域２１とで形
成される第１ツエナーダイオード２９と、第２ベ
ース領域２５表面に設け一導電型の高濃度領域２
７に達する逆導電型の高濃度領域２８と一導電型
の高濃度領域２７とで形成される第２ツエナーダ
イオード３０と、ベース電極３１接続電極３２お
よびエミツタ電極３３より構成され、第１のツエ
ナーダイオード２９のツエナー電圧を第２のツエ
ナーダイオード３０より大きく設定することに特
徴を有する。
図の如く、共通コレクタ領域２１となる一導電型
の半導体基板２２と、第１のトランジスタ３７を
構成する第１ベースおよびエミツタ領域２３，２
４と、第２のトランジスタ３８を構成する第２ベ
ースおよびエミツタ領域２５，２６と、第２ベー
ス領域２５に隣接して基板２２表面に設けた一導
電型の高濃度領域２７と、第１ベース領域２３表
面に設け共通コレクタ領域２１に達する逆導電型
の高濃度領域２８と共通コレクタ領域２１とで形
成される第１ツエナーダイオード２９と、第２ベ
ース領域２５表面に設け一導電型の高濃度領域２
７に達する逆導電型の高濃度領域２８と一導電型
の高濃度領域２７とで形成される第２ツエナーダ
イオード３０と、ベース電極３１接続電極３２お
よびエミツタ電極３３より構成され、第１のツエ
ナーダイオード２９のツエナー電圧を第２のツエ
ナーダイオード３０より大きく設定することに特
徴を有する。
(ホ) 実施例
本考案に依るダーリントントランジスタは第３
図に示す如く、共通コレクタ領域２１となるＮ型
のシリコン半導体基板２２、基板２２表面に二重
拡散で形成された前段の第１のトランジスタ３７
を構成するＰ型の第１ベース領域２３およびN+
型の第１エミツタ領域２４と、第１のトランジス
タ３７に隣接して基板２２表面に二重拡散して設
けた後段の第２のトランジスタ３８を構成するＰ
型の第２ベース領域２５およびN+型の第２エミ
ツタ領域２６と、基板２２表面に第２ベース領域
２５を囲む様に隣接してイオン注入により設けた
Ｎ型の高濃度領域２７と、第１エミツタ領域２４
端より基板２２表面を延在され第１ベース領域２
３を横切つて共通コレクタ領域２１に達する選択
拡散によるP+型の高濃度領域２８と共通コレク
タ領域２１とで形成される第１ツエナーダイオー
ド２９と、第２エミツタ領域２６端より基板２２
表面を延在され第２ベース領域２５を横切つてＮ
型の高濃度領域２７に達する選択拡散によるP+
型の高濃度領域２８とＮ型の高濃度領域２７とで
形成される第２ツエナーダイオード３０と、ペレ
ツト周辺に設けたエミツタ拡散時に形成される
N+型のチヤンネルストツプ領域３４と、第１ベ
ース領域２３にオーミツク接触する蒸着アルミニ
ウムのベース電極３１と、第１エミツタ領域２４
および第２ベース領域２５とを接続する酸化膜３
５上に延在された蒸着アルミニウムの接続電極３
２と、第２エミツタ領域２６にオーミツク接触す
るエミツタ電極３３と、チヤンネルストツプ領域
３４に一端をオーミツク接触し酸化膜３５上を内
側に延在されたシールド電極３６より構成されて
いる。
図に示す如く、共通コレクタ領域２１となるＮ型
のシリコン半導体基板２２、基板２２表面に二重
拡散で形成された前段の第１のトランジスタ３７
を構成するＰ型の第１ベース領域２３およびN+
型の第１エミツタ領域２４と、第１のトランジス
タ３７に隣接して基板２２表面に二重拡散して設
けた後段の第２のトランジスタ３８を構成するＰ
型の第２ベース領域２５およびN+型の第２エミ
ツタ領域２６と、基板２２表面に第２ベース領域
２５を囲む様に隣接してイオン注入により設けた
Ｎ型の高濃度領域２７と、第１エミツタ領域２４
端より基板２２表面を延在され第１ベース領域２
３を横切つて共通コレクタ領域２１に達する選択
拡散によるP+型の高濃度領域２８と共通コレク
タ領域２１とで形成される第１ツエナーダイオー
ド２９と、第２エミツタ領域２６端より基板２２
表面を延在され第２ベース領域２５を横切つてＮ
型の高濃度領域２７に達する選択拡散によるP+
型の高濃度領域２８とＮ型の高濃度領域２７とで
形成される第２ツエナーダイオード３０と、ペレ
ツト周辺に設けたエミツタ拡散時に形成される
N+型のチヤンネルストツプ領域３４と、第１ベ
ース領域２３にオーミツク接触する蒸着アルミニ
ウムのベース電極３１と、第１エミツタ領域２４
および第２ベース領域２５とを接続する酸化膜３
５上に延在された蒸着アルミニウムの接続電極３
２と、第２エミツタ領域２６にオーミツク接触す
るエミツタ電極３３と、チヤンネルストツプ領域
３４に一端をオーミツク接触し酸化膜３５上を内
側に延在されたシールド電極３６より構成されて
いる。
本考案の特徴は第１ツエナーダイオード２９の
ツエナー電圧を第1P+型高濃度領域２８と低濃度
の共通コレクタ領域２１とで形成されるPN接合
で決定し、共通コレクタ領域２１の不純物濃度が
低いことを利用して第２ツエナーダイオード３０
より高く設定している。即ち第２ツエナーダイオ
ード３０はＮ型高濃度領域２７とP+型高濃度領
域２８とのPN接合で形成され、両者の濃度を約
60Vのツエナー電圧になる様に設定している。こ
のとき第１ツエナーダイオード２９のツエナー電
圧は約120〜130Vになる。
ツエナー電圧を第1P+型高濃度領域２８と低濃度
の共通コレクタ領域２１とで形成されるPN接合
で決定し、共通コレクタ領域２１の不純物濃度が
低いことを利用して第２ツエナーダイオード３０
より高く設定している。即ち第２ツエナーダイオ
ード３０はＮ型高濃度領域２７とP+型高濃度領
域２８とのPN接合で形成され、両者の濃度を約
60Vのツエナー電圧になる様に設定している。こ
のとき第１ツエナーダイオード２９のツエナー電
圧は約120〜130Vになる。
斯上の構造に依れば、Ｌ負荷により発生する高
電圧は第２ツエナーダイオード３０を流れ、第２
トランジスタ３８のベースに流れる。
電圧は第２ツエナーダイオード３０を流れ、第２
トランジスタ３８のベースに流れる。
(ヘ) 効果
本考案に依ればＮ型の高濃度領域２７を第２ベ
ース領域２５に隣接して選択的に設けるだけで、
従来の保護機能を保持したままドライブ用ICの
保護を実現できる。この結果本考案はＬ負荷の多
いスイツチングトランジスタに最適なものであ
る。
ース領域２５に隣接して選択的に設けるだけで、
従来の保護機能を保持したままドライブ用ICの
保護を実現できる。この結果本考案はＬ負荷の多
いスイツチングトランジスタに最適なものであ
る。
第１図は従来例を説明する断面図、第２図は等
価回路図、第３図は本考案を説明する断面図であ
る。 主な図番の説明 ２１は共通コレクタ領域、２
２は半導体基板、２３，２４は第１のトランジス
タ３７を構成する第１ベースおよびエミツタ領
域、２５，２６は第２トランジスタ３８を構成す
る第２ベースおよびエミツタ領域、２９，３０は
第１および第２ツエナーダイオード、２７はＮ型
高濃度領域、２８はP+型高濃度領域である。
価回路図、第３図は本考案を説明する断面図であ
る。 主な図番の説明 ２１は共通コレクタ領域、２
２は半導体基板、２３，２４は第１のトランジス
タ３７を構成する第１ベースおよびエミツタ領
域、２５，２６は第２トランジスタ３８を構成す
る第２ベースおよびエミツタ領域、２９，３０は
第１および第２ツエナーダイオード、２７はＮ型
高濃度領域、２８はP+型高濃度領域である。
Claims (1)
- 共通コレクタ領域となる一導電型の半導体基板
と、第１のトランジスタを構成する前記基板表面
に設けられた第１ベースおよびエミツタ領域と、
前記第１のトランジスタに隣接し第２のトランジ
スタを構成する前記基板表面に設けられた第２ベ
ースおよびエミツタ領域と、前記基板表面に前記
第２ベース領域に隣接して設けた一導電型の高濃
度領域と、前記第１ベース領域から前記共通コレ
クタ領域に達する逆導電型の高濃度領域と前記共
通コレクタ領域とで形成される第１ツエナーダイ
オードと、前記第２ベース領域から前記一導電型
の高濃度領域に達する逆導電型の高濃度領域と前
記一導電型の高濃度領域とで形成される第２ツエ
ナーダイオードと、前記第１エミツタ領域と第２
ベース領域を接続する接続電極とを具備して成る
ダーリントントランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982170111U JPS5974745U (ja) | 1982-11-09 | 1982-11-09 | ダ−リントントランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982170111U JPS5974745U (ja) | 1982-11-09 | 1982-11-09 | ダ−リントントランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5974745U JPS5974745U (ja) | 1984-05-21 |
| JPH0342680Y2 true JPH0342680Y2 (ja) | 1991-09-06 |
Family
ID=30371448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982170111U Granted JPS5974745U (ja) | 1982-11-09 | 1982-11-09 | ダ−リントントランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5974745U (ja) |
-
1982
- 1982-11-09 JP JP1982170111U patent/JPS5974745U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5974745U (ja) | 1984-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04233232A (ja) | 半導体装置 | |
| JPS62115765A (ja) | 半導体装置 | |
| JPS6157711B2 (ja) | ||
| JPH0465552B2 (ja) | ||
| JPH04280670A (ja) | スイッチ回路およびゲート電圧クランプ型半導体装置 | |
| JPH0414929Y2 (ja) | ||
| JP3018417B2 (ja) | 集積回路用保護装置 | |
| JPH0195568A (ja) | 半導体装置 | |
| US6781804B1 (en) | Protection of the logic well of a component including an integrated MOS power transistor | |
| JPH0124939Y2 (ja) | ||
| JPS625346B2 (ja) | ||
| JPH0236558A (ja) | 半導体装置 | |
| JPS6230703B2 (ja) | ||
| JPH0440272Y2 (ja) | ||
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JPH0440273Y2 (ja) | ||
| JPS626659B2 (ja) | ||
| US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
| JPH0110938Y2 (ja) | ||
| JP2542533Y2 (ja) | サージ吸収回路 | |
| JPS60254651A (ja) | Ｃｍｏｓ回路の入力保護回路 | |
| JPH0530073B2 (ja) | ||
| JPS61150383A (ja) | 半導体装置 | |
| JPH0440867B2 (ja) | ||
| JPS61170058A (ja) | レベルシフト複合回路 |