JPS6355644A - プログラム暴走防止方式 - Google Patents
プログラム暴走防止方式Info
- Publication number
- JPS6355644A JPS6355644A JP61198953A JP19895386A JPS6355644A JP S6355644 A JPS6355644 A JP S6355644A JP 61198953 A JP61198953 A JP 61198953A JP 19895386 A JP19895386 A JP 19895386A JP S6355644 A JPS6355644 A JP S6355644A
- Authority
- JP
- Japan
- Prior art keywords
- address
- branch
- program
- branch instruction
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 15
- 238000013500 data storage Methods 0.000 claims description 10
- 230000002265 prevention Effects 0.000 claims description 7
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000006378 damage Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、蓄積プログラム制御方式を用いた電子交換機
システムに関し、特にプログラム暴走防止方式に関する
。
システムに関し、特にプログラム暴走防止方式に関する
。
従来、蓄積プログラム制御方式を用いた電子交換機シス
テムにおいて、プログラムの破壊等によるプログラムの
暴走を防ぐ障害処理の方式は、プログラムの異常走行を
検出する手段と、検出結果を中央制御装置に報告する手
段によって行われている。以下この従来方式を第２図に
示す。図中、２０１は中央制御装置、２０２は記憶装置
、２０３はタイマをそれぞれ示す。中央制御装置２０１
は、記憶装置２０２に格納されているプログラムを逐次
実行して行くが、実行途中でプログラムにより定期的に
タイマ２０３をリセットするようにしている。タイマ２
０３は、オーバフローすると中央制御装置２０１に割り
込みを出すようになっており、プログラムが正常であれ
ば定期的にリセットされるので割り込みはおこらないが
、プログラム暴走等でリセットが行われなくなると、タ
イマ２０３がオーバフローし中央制御装置２０１に割り
込みをかけるので暴走が検出できる。
テムにおいて、プログラムの破壊等によるプログラムの
暴走を防ぐ障害処理の方式は、プログラムの異常走行を
検出する手段と、検出結果を中央制御装置に報告する手
段によって行われている。以下この従来方式を第２図に
示す。図中、２０１は中央制御装置、２０２は記憶装置
、２０３はタイマをそれぞれ示す。中央制御装置２０１
は、記憶装置２０２に格納されているプログラムを逐次
実行して行くが、実行途中でプログラムにより定期的に
タイマ２０３をリセットするようにしている。タイマ２
０３は、オーバフローすると中央制御装置２０１に割り
込みを出すようになっており、プログラムが正常であれ
ば定期的にリセットされるので割り込みはおこらないが
、プログラム暴走等でリセットが行われなくなると、タ
イマ２０３がオーバフローし中央制御装置２０１に割り
込みをかけるので暴走が検出できる。
上述した従来のプログラム暴走防止方式によれば、プロ
グラム暴走の検出は可能であるが、暴走の検出がタイマ
のオーバフローといも手段によっているため、暴走の原
因となったプログラムが特定できず、回復するには全プ
ログラムの再ロードによる手段しかとり得ない。このた
めサービスの継続性が保てず、更に中断時間が長（なる
問題点があった。
グラム暴走の検出は可能であるが、暴走の検出がタイマ
のオーバフローといも手段によっているため、暴走の原
因となったプログラムが特定できず、回復するには全プ
ログラムの再ロードによる手段しかとり得ない。このた
めサービスの継続性が保てず、更に中断時間が長（なる
問題点があった。
本発明の目的は、蓄積プログラム制御方式の電子交換機
システムにおいて、プログラム暴走による障害処理の従
来方式の欠点を除き、暴走の発生点を特定でき、かつサ
ービスの中断時間を短くするプログラムの暴走防止方式
を提供することにある。
システムにおいて、プログラム暴走による障害処理の従
来方式の欠点を除き、暴走の発生点を特定でき、かつサ
ービスの中断時間を短くするプログラムの暴走防止方式
を提供することにある。
本発明は、蓄積プログラム制御方式を用いた電子交換機
システムにおけるプログラム暴走防止方式において、 プログラムの分岐点を検出する検出手段と、この検出手
段により検出されたプログラムの分岐点から分岐点まで
のデータを記憶するデータ記憶手段と、交換処理を記述
したプログラムの分岐命令アドレスをあらかじめ記憶し
ておく分岐命令アドレス記憶手段と、分岐命令が発生し
た時にこの分岐命令アドレスと前記分岐命令アドレス記
憶手段に記憶されている分岐命令アドレスとを比較する
比較手段とを備え、 プログラム実行において分岐命令が発生した時にこの分
岐命令アドレスと前記分岐命令アドレス記憶手段に記ｔ
なされている分岐命令アドレスとを比較し、不一致のと
きは、前分岐点から次分岐点までのプログラムを外部記
憶からロードし、前記データ記憶手段から旧データを戻
し、かつ前の分岐点から走行を開始することによってプ
ログラムの暴走を防止し、回復を速やかに行うことを特
徴としている。
システムにおけるプログラム暴走防止方式において、 プログラムの分岐点を検出する検出手段と、この検出手
段により検出されたプログラムの分岐点から分岐点まで
のデータを記憶するデータ記憶手段と、交換処理を記述
したプログラムの分岐命令アドレスをあらかじめ記憶し
ておく分岐命令アドレス記憶手段と、分岐命令が発生し
た時にこの分岐命令アドレスと前記分岐命令アドレス記
憶手段に記憶されている分岐命令アドレスとを比較する
比較手段とを備え、 プログラム実行において分岐命令が発生した時にこの分
岐命令アドレスと前記分岐命令アドレス記憶手段に記ｔ
なされている分岐命令アドレスとを比較し、不一致のと
きは、前分岐点から次分岐点までのプログラムを外部記
憶からロードし、前記データ記憶手段から旧データを戻
し、かつ前の分岐点から走行を開始することによってプ
ログラムの暴走を防止し、回復を速やかに行うことを特
徴としている。
次に本発明の実施例を図を用いて詳細に亭明する。
第１図は、本発明の一実施例を示す図であり、交換処理
を行うためのプログラムが格納されている記憶装置１０
２と、このプログラムに奉づき交換処理を行う中央制御
装置１０１と、分岐命令が格納されている記憶装置１０
２のアドレスを格納する分岐命令アドレス記憶装置１０
３と、書込命令によってデータを書き込む記憶装置１０
２のアドレスおよびこのアドレスに格納されていたデー
タ、つまり旧データを格納する書込データ記憶装置１０
４と、交換処理プログラムが格納されている外部記憶装
置１１０とによって構成されている。中央制御装置１０
１はさらに、最新の分岐命令アドレスを記憶する最新分
岐アドレスレジスタ１０５と、分岐命令を検出する分岐
命令検出回路１０６と、分岐命令アドレス記憶装置１０
３に格納されている分岐命令アドレスと分岐命令検出回
路１０６からの分岐命令アドレスとを比較する分岐命令
アドレス比較回路１０７と、書込命令を検出する書込命
令検出回路１０８と、記憶装置１０２から読み込んだ種
々の命令を実行し、さらにプログラムおよびデータの復
旧を行う命令実行回路１０９とを有している。
を行うためのプログラムが格納されている記憶装置１０
２と、このプログラムに奉づき交換処理を行う中央制御
装置１０１と、分岐命令が格納されている記憶装置１０
２のアドレスを格納する分岐命令アドレス記憶装置１０
３と、書込命令によってデータを書き込む記憶装置１０
２のアドレスおよびこのアドレスに格納されていたデー
タ、つまり旧データを格納する書込データ記憶装置１０
４と、交換処理プログラムが格納されている外部記憶装
置１１０とによって構成されている。中央制御装置１０
１はさらに、最新の分岐命令アドレスを記憶する最新分
岐アドレスレジスタ１０５と、分岐命令を検出する分岐
命令検出回路１０６と、分岐命令アドレス記憶装置１０
３に格納されている分岐命令アドレスと分岐命令検出回
路１０６からの分岐命令アドレスとを比較する分岐命令
アドレス比較回路１０７と、書込命令を検出する書込命
令検出回路１０８と、記憶装置１０２から読み込んだ種
々の命令を実行し、さらにプログラムおよびデータの復
旧を行う命令実行回路１０９とを有している。
記憶装置１０２には、説明のため第１図に示すようなプ
ログラムが格納されているものとする。ここでＡ１〜Ａ
９はアドレス、Ｊ１〜Ｊ４は分岐命令、Ｗｌ、Ｗ２は書
込命令、５ｌ−３３はその他の命令をそれぞれ示してい
る。アドレスＡ８に格納されている分岐命令Ｊ３は本来
は分岐命令でなかったものがプログラム破壊が発生し分
岐命令Ｊ３に変化したものである。分岐命令アドレス記
憶装置１０３にはこのプログラムに本来含まれる分岐命
令が格納されているアドレスＡ３．Ａ６．Ａ９があらか
じめ書き込まれている。
ログラムが格納されているものとする。ここでＡ１〜Ａ
９はアドレス、Ｊ１〜Ｊ４は分岐命令、Ｗｌ、Ｗ２は書
込命令、５ｌ−３３はその他の命令をそれぞれ示してい
る。アドレスＡ８に格納されている分岐命令Ｊ３は本来
は分岐命令でなかったものがプログラム破壊が発生し分
岐命令Ｊ３に変化したものである。分岐命令アドレス記
憶装置１０３にはこのプログラムに本来含まれる分岐命
令が格納されているアドレスＡ３．Ａ６．Ａ９があらか
じめ書き込まれている。
中央制御装置１０１は記憶装置１０２のアドレスＡ１か
ら順次命令を読み込み、命令実行回路１０９においてそ
れらを実行する。分岐命令検出回路１０６は記憶装置１
０２からの命令をチェックし、それが分岐命令である場
合にのみ分岐先のアドレスを最新分岐アドレスレジスタ
１０５に格納するが、プログラムの実行開始時には、最
初に読み込まれた命令のアドレスを無条件に最新分岐ナ
ドレスレジスク１０５に格納する。次のアドレスＡ２か
ら書込命令Ｗ１が中央制御装置１０１に取り込まれるど
書込命令検出回路１０日はこれを検出し、この命令によ
ってデータが書き込まれるアドレスと、このアドレスに
すでに書き込まれている旧データを書込データ記憶装置
１０４に記憶させる。次のアドレスＡ３に格納されてい
る分岐命令Ｊ１が中央制御装置１０１に入力されると、
分岐命令検出回路１０６はこれを検出し、このアドレス
Ａ３を分岐命令アドレス比較回路１０７に出力する。分
岐命令アドレス比較回路１０７はこれを受けると、分岐
命令アドレス記憶装置１０３に記憶されているアドレス
と比較し、アドレスＡ３に一致するアドレスが記憶され
ているかチェックする。この場合には一致するアドレス
Ａ３がみつかるので、分岐命令アドレス比較回路１０７
はこの分岐命令は正しいと判断し、そのことを示す正常
信号を命令実行回路１０９に送る。命令実行回路１０９
′はこれを受けて分岐命令Ｊｌを実行する。分岐命令Ｊ
１が実行され分岐先アドレスがＡ４（分岐命令Ｊ１の分
岐先のアドレスはＡ４であるとする）になったとすると
、最新分岐アドレスレジスタ１０５にはアドレスＡ４が
格納される。
ら順次命令を読み込み、命令実行回路１０９においてそ
れらを実行する。分岐命令検出回路１０６は記憶装置１
０２からの命令をチェックし、それが分岐命令である場
合にのみ分岐先のアドレスを最新分岐アドレスレジスタ
１０５に格納するが、プログラムの実行開始時には、最
初に読み込まれた命令のアドレスを無条件に最新分岐ナ
ドレスレジスク１０５に格納する。次のアドレスＡ２か
ら書込命令Ｗ１が中央制御装置１０１に取り込まれるど
書込命令検出回路１０日はこれを検出し、この命令によ
ってデータが書き込まれるアドレスと、このアドレスに
すでに書き込まれている旧データを書込データ記憶装置
１０４に記憶させる。次のアドレスＡ３に格納されてい
る分岐命令Ｊ１が中央制御装置１０１に入力されると、
分岐命令検出回路１０６はこれを検出し、このアドレス
Ａ３を分岐命令アドレス比較回路１０７に出力する。分
岐命令アドレス比較回路１０７はこれを受けると、分岐
命令アドレス記憶装置１０３に記憶されているアドレス
と比較し、アドレスＡ３に一致するアドレスが記憶され
ているかチェックする。この場合には一致するアドレス
Ａ３がみつかるので、分岐命令アドレス比較回路１０７
はこの分岐命令は正しいと判断し、そのことを示す正常
信号を命令実行回路１０９に送る。命令実行回路１０９
′はこれを受けて分岐命令Ｊｌを実行する。分岐命令Ｊ
１が実行され分岐先アドレスがＡ４（分岐命令Ｊ１の分
岐先のアドレスはＡ４であるとする）になったとすると
、最新分岐アドレスレジスタ１０５にはアドレスＡ４が
格納される。
また同時に書込データ記憶装置１０４の内容はクリアさ
れる。アドレスＡ４からプログラムが走行すると、アド
レスＡ５にある書込命令Ｗ２が書込命令検出回路１０８
によって検出され、前述したように書込命令Ｗ２がアク
セスするアドレスと、そのアドレスの内容が旧データと
して書込データ記憶装置１０４に記憶される。次にアド
レスＡ６にある分岐命令Ｊ２が取り出されると、分岐命
令アドレス比較回路１０７は分岐命令アドレス記憶装置
１０３に記憶されている分岐命令アドレスと比較し、正
常信号が出され処理が続行する。このようにして、記憶
装置１０２に格納されているプログラムが正常の場合は
処理が続行する。
れる。アドレスＡ４からプログラムが走行すると、アド
レスＡ５にある書込命令Ｗ２が書込命令検出回路１０８
によって検出され、前述したように書込命令Ｗ２がアク
セスするアドレスと、そのアドレスの内容が旧データと
して書込データ記憶装置１０４に記憶される。次にアド
レスＡ６にある分岐命令Ｊ２が取り出されると、分岐命
令アドレス比較回路１０７は分岐命令アドレス記憶装置
１０３に記憶されている分岐命令アドレスと比較し、正
常信号が出され処理が続行する。このようにして、記憶
装置１０２に格納されているプログラムが正常の場合は
処理が続行する。
次にプログラムが異常な場合の説明を行う。アドレスＡ
６の分岐命令Ｊ２が実行されて実行アドレスがＡ７ （
分岐命令Ｊ２の分岐先のアドレスはＡ７であるとする）
になったとすると、最新分岐アドレスレジスタ１０５に
はこのアドレスＡ７が記憶される。また、書込データ記
憶装置１０４の内容がクリアされることは前に説明した
通りである。
６の分岐命令Ｊ２が実行されて実行アドレスがＡ７ （
分岐命令Ｊ２の分岐先のアドレスはＡ７であるとする）
になったとすると、最新分岐アドレスレジスタ１０５に
はこのアドレスＡ７が記憶される。また、書込データ記
憶装置１０４の内容がクリアされることは前に説明した
通りである。
アドレスが八８になり命令Ｊ３が取り出されると、この
命令は分岐命令なので分岐命令検出回路１０６は、この
命令のアドレスＡ８を分岐命令アドレス比較回路１０７
に送出する。分岐命令アドレス比較回路１０７は分岐命
令アドレス記憶装置１０３にアクセスして比較を行う。
命令は分岐命令なので分岐命令検出回路１０６は、この
命令のアドレスＡ８を分岐命令アドレス比較回路１０７
に送出する。分岐命令アドレス比較回路１０７は分岐命
令アドレス記憶装置１０３にアクセスして比較を行う。
この場合、分岐命令アドレス記憶装置１０３にアドレス
Ａ８は記憶されていないので、分岐命令アドレス比較回
路１０７は、不一致情報を示す異常信号と、最も近い正
常の分岐アドレスＡ９を中央制御装置１０１の命令実行
回路１゜９に送出する。命令実行回路１０９がこの不一
致情報を受けると、書込データ記憶装置１０４に記憶さ
れている情報により異常検出までに書き換えたアドレス
に旧データを書き込む。旧データへの復旧処理終了後、
最新分岐アドレスレジスタ１０５に入っているアドレス
から、分岐命令アドレス比較回路によって出力された正
常の分岐アドレス、この場合Ａ７からＡ９までのアドレ
スのプログラムを外部記憶装置１１０から記憶装置１０
２にロードする。
Ａ８は記憶されていないので、分岐命令アドレス比較回
路１０７は、不一致情報を示す異常信号と、最も近い正
常の分岐アドレスＡ９を中央制御装置１０１の命令実行
回路１゜９に送出する。命令実行回路１０９がこの不一
致情報を受けると、書込データ記憶装置１０４に記憶さ
れている情報により異常検出までに書き換えたアドレス
に旧データを書き込む。旧データへの復旧処理終了後、
最新分岐アドレスレジスタ１０５に入っているアドレス
から、分岐命令アドレス比較回路によって出力された正
常の分岐アドレス、この場合Ａ７からＡ９までのアドレ
スのプログラムを外部記憶装置１１０から記憶装置１０
２にロードする。
ロード終了後、最新分岐アドレスレジスタ１０５に記憶
されているアドレスＡ７を開始アドレスとしてプログラ
ムの走行を開始する。
されているアドレスＡ７を開始アドレスとしてプログラ
ムの走行を開始する。
以上説明したように本発明は、プログラム暴走の大きな
原因となるプログラム破壊を分岐命令間の小さな範囲に
限定することで回復処理が速やかにでき、かつサービス
の中断２強制切断を少なくできる効果がある。
原因となるプログラム破壊を分岐命令間の小さな範囲に
限定することで回復処理が速やかにでき、かつサービス
の中断２強制切断を少なくできる効果がある。
第１図は本発明の一実施例のブロック図、第２図は従来
のプログラム暴走防止方式のブロック図である。 １０１、２０１・・・中央制御装置 １０２、２０２・・・記憶装置 １０３ ・・・・・分岐命令アドレス記憶装置１０４
・・・・・書込データ記憶装置１０５ ・・・・
・最新分岐アドレスレジスタ１０６ ・・・・・分岐
命令検出回路１０７ ・・・・・分岐命令アドレス比
較回路１０８ ・・・・・書込命令検出回路１０９
・・・・・命令実行回路 １１０ ・・・・・外部記憶装置 ２０３ ・・・・・タイマ
のプログラム暴走防止方式のブロック図である。 １０１、２０１・・・中央制御装置 １０２、２０２・・・記憶装置 １０３ ・・・・・分岐命令アドレス記憶装置１０４
・・・・・書込データ記憶装置１０５ ・・・・
・最新分岐アドレスレジスタ１０６ ・・・・・分岐
命令検出回路１０７ ・・・・・分岐命令アドレス比
較回路１０８ ・・・・・書込命令検出回路１０９
・・・・・命令実行回路 １１０ ・・・・・外部記憶装置 ２０３ ・・・・・タイマ
Claims (1)
- （１）蓄積プログラム制御方式を用いた電子交換機シス
テムにおけるプログラム暴走防止方式において、 プログラムの分岐点を検出する検出手段と、この検出手
段により検出されたプログラムの分岐点から分岐点まで
のデータを記憶するデータ記憶手段と、交換処理を記述
したプログラムの分岐命令アドレスをあらかじめ記憶し
ておく分岐命令アドレス記憶手段と、分岐命令が発生し
た時にこの分岐命令アドレスと前記分岐命令アドレス記
憶手段に記憶されている分岐命令アドレスとを比較する
比較手段とを備え、 プログラム実行において分岐命令が発生した時にこの分
岐命令アドレスと前記分岐命令アドレス記憶手段に記憶
されている分岐命令アドレスとを比較し、不一致のとき
は、前分岐点から次分岐点までのプログラムを外部記憶
からロードし、前記データ記憶手段から旧データを戻し
、かつ前の分岐点から走行を開始することによってプロ
グラムの暴走を防止し、回復を速やかに行うことを特徴
とするプログラム暴走防止方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61198953A JPS6355644A (ja) | 1986-08-27 | 1986-08-27 | プログラム暴走防止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61198953A JPS6355644A (ja) | 1986-08-27 | 1986-08-27 | プログラム暴走防止方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6355644A true JPS6355644A (ja) | 1988-03-10 |
Family
ID=16399685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61198953A Pending JPS6355644A (ja) | 1986-08-27 | 1986-08-27 | プログラム暴走防止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6355644A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021157594A (ja) * | 2020-03-27 | 2021-10-07 | パナソニックＩｐマネジメント株式会社 | 異常検出方法、異常検出プログラム、異常検出装置、書き換え方法、書き換えプログラム及び書き換え装置 |
-
1986
- 1986-08-27 JP JP61198953A patent/JPS6355644A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021157594A (ja) * | 2020-03-27 | 2021-10-07 | パナソニックＩｐマネジメント株式会社 | 異常検出方法、異常検出プログラム、異常検出装置、書き換え方法、書き換えプログラム及び書き換え装置 |
| US11947408B2 (en) | 2020-03-27 | 2024-04-02 | Panasonic Intellectual Property Management Co., Ltd. | Anomaly detection method, anomaly detection recording medium, anomaly detection device, rewriting method, and rewriting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02135536A (ja) | チエツクポイント再試行機構 | |
| US20050015672A1 (en) | Identifying affected program threads and enabling error containment and recovery | |
| US4839895A (en) | Early failure detection system for multiprocessor system | |
| US5261084A (en) | Error judgment method | |
| JPH02156357A (ja) | プログラム破壊防止方法 | |
| JPS6355644A (ja) | プログラム暴走防止方式 | |
| JPH01286029A (ja) | マイクロプログラムのパッチ方式 | |
| JPH04266141A (ja) | スタックオーバーフロー検出方式 | |
| JPS6031643A (ja) | 状態履歴記憶回路 | |
| JPH04332055A (ja) | プログラム暴走検知方法 | |
| JPS61101844A (ja) | 障害処理方式 | |
| JPH0395634A (ja) | 計算機システム再起動制御方式 | |
| JPH05189255A (ja) | プログラム暴走検知方法 | |
| CN121900798A (zh) | 一种增量更新方法和相关装置 | |
| JPH02297235A (ja) | メモリデータ保護回路 | |
| JPS608954A (ja) | コンピユ−タプログラムのハングアツプ検出方法 | |
| JPH04117528A (ja) | データ照合処理装置 | |
| JPH0784786A (ja) | プログラム実行制御方法 | |
| JPH0564933U (ja) | 電子計算機 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH04127333A (ja) | アプリケーションタスクの障害検出方式 | |
| JPH07210421A (ja) | スレッド環境におけるデバッグ方法 | |
| JPH02216538A (ja) | 計算機システム修復方式 | |
| JPS6074052A (ja) | ヒストリ・メモリ制御方式 | |
| JPS61121140A (ja) | コンピユ−タの暴走検出方式 |