JPS608954A - コンピユ−タプログラムのハングアツプ検出方法 - Google Patents
コンピユ−タプログラムのハングアツプ検出方法Info
- Publication number
- JPS608954A JPS608954A JP58117396A JP11739683A JPS608954A JP S608954 A JPS608954 A JP S608954A JP 58117396 A JP58117396 A JP 58117396A JP 11739683 A JP11739683 A JP 11739683A JP S608954 A JPS608954 A JP S608954A
- Authority
- JP
- Japan
- Prior art keywords
- flag
- hang
- data processing
- program
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、コンピュータプログラムの７１ングアツプ検
出方法、特に簡単なマイクロプログラムとタイマ割込み
機能によってハングアップ検出を行うようにしたコンピ
ュータプログラムのハングアップ検出方法に関するもの
である。
出方法、特に簡単なマイクロプログラムとタイマ割込み
機能によってハングアップ検出を行うようにしたコンピ
ュータプログラムのハングアップ検出方法に関するもの
である。
（２）技術の背景
コンピュータのようなデータ処理装置によってデータ処
理操作を行う場合、マイクロプログラムに固定障害とか
プログラムミスとかがあると、データ処理装置本来の処
理操作が出来ず、成る処理操作の中の一部の操作を繰返
し遂行したり、その処理操作の途中で操作が進行しなく
なったりする等のハングアップが生じることが往々にし
である。コンピュータの作動効率を向上させるためには
、かかるハングアップをいち早く検出し、これに対応す
る措置Ｋｌじることが重要である。他方、上記の如きハ
ングアンプの検出は、コンピュータの本来の作業である
データ処理操作、或はＯ８（オペレーティングシステム
）の制御下で行う演算処理をよシ一層スムーズに実行さ
せるために行われるものであシ、前記各種の処理操作に
対して補佐的な役割を有するものであるから、コンピュ
ータの容量の有効利用を図シ且つ実働時間を延ばすため
種々の改善、工夫が為されて来ている。
理操作を行う場合、マイクロプログラムに固定障害とか
プログラムミスとかがあると、データ処理装置本来の処
理操作が出来ず、成る処理操作の中の一部の操作を繰返
し遂行したり、その処理操作の途中で操作が進行しなく
なったりする等のハングアップが生じることが往々にし
である。コンピュータの作動効率を向上させるためには
、かかるハングアップをいち早く検出し、これに対応す
る措置Ｋｌじることが重要である。他方、上記の如きハ
ングアンプの検出は、コンピュータの本来の作業である
データ処理操作、或はＯ８（オペレーティングシステム
）の制御下で行う演算処理をよシ一層スムーズに実行さ
せるために行われるものであシ、前記各種の処理操作に
対して補佐的な役割を有するものであるから、コンピュ
ータの容量の有効利用を図シ且つ実働時間を延ばすため
種々の改善、工夫が為されて来ている。
（３） 従来゛技術と問題点
第１図は従来のプログラムハングアンプ検出方法に用い
られるハングアップ検出回路及びモニタ用ソフトウェア
の一例を示す図である。この図において、符号１は、タ
イマ機能を有するカウンタ２及びこのカウンタ２のオー
ル０の状態を検出するオール・ゼロ検出器３とを備えた
ハングアップ検出用回路、符号４は、データ処理装置の
データ処理部、符号５は、ハングアップ検出回路１から
の指令を受けてデータ処理部４におけるプログラム作動
に割込むソフトモニタ部である。データ処理部４内では
、カウンタ１の初期値を設定するタイマセット作動４ａ
と、当該データ処理部４が為すべき処理４ｂと、処理４
ｂが終了した時点でカウンタ１′ｆｔ：リセットするタ
イマリセット作動４ｃとが順次プログラムに治って行わ
れる。ハングアップ検出用回路１内では、データ処理部
４からの指令によってカウンタ２の初期値が設定される
と共に、このカウンタ２は、ハングアンプ検出用回路１
のクロック動作に同期して一１作動を行い、この時間測
定によってデータ処理部４でノ・ングアツプが生じるか
否かを監視する。そして、データ処理部４が正常に作動
している間、カウンタ２は、処理４ｂが終了する度毎に
タイマリセット作動を受けて例えばオール１にリセット
される。このため、オール・ゼロ検出器３は作動せずハ
ングアップの検出は行われない。他方、データ処理部４
内において、何らかの理由でハングアップが起ったりす
ると、当該処理部４による処理４ｂが終了しないうちに
カウンタ２はカウントアンプし、オールゼロ検出器３が
作動してハングアンプ検出がされる。このハングアンプ
検出に基づいてハングアップ検出回路１からソフトモニ
タ部５にタイマ割込み指令が出され、ソフトモニタ部５
はデータ処理部４のソフトプログラムに割込んでハング
アップに対応した処理を行う。
られるハングアップ検出回路及びモニタ用ソフトウェア
の一例を示す図である。この図において、符号１は、タ
イマ機能を有するカウンタ２及びこのカウンタ２のオー
ル０の状態を検出するオール・ゼロ検出器３とを備えた
ハングアップ検出用回路、符号４は、データ処理装置の
データ処理部、符号５は、ハングアップ検出回路１から
の指令を受けてデータ処理部４におけるプログラム作動
に割込むソフトモニタ部である。データ処理部４内では
、カウンタ１の初期値を設定するタイマセット作動４ａ
と、当該データ処理部４が為すべき処理４ｂと、処理４
ｂが終了した時点でカウンタ１′ｆｔ：リセットするタ
イマリセット作動４ｃとが順次プログラムに治って行わ
れる。ハングアップ検出用回路１内では、データ処理部
４からの指令によってカウンタ２の初期値が設定される
と共に、このカウンタ２は、ハングアンプ検出用回路１
のクロック動作に同期して一１作動を行い、この時間測
定によってデータ処理部４でノ・ングアツプが生じるか
否かを監視する。そして、データ処理部４が正常に作動
している間、カウンタ２は、処理４ｂが終了する度毎に
タイマリセット作動を受けて例えばオール１にリセット
される。このため、オール・ゼロ検出器３は作動せずハ
ングアップの検出は行われない。他方、データ処理部４
内において、何らかの理由でハングアップが起ったりす
ると、当該処理部４による処理４ｂが終了しないうちに
カウンタ２はカウントアンプし、オールゼロ検出器３が
作動してハングアンプ検出がされる。このハングアンプ
検出に基づいてハングアップ検出回路１からソフトモニ
タ部５にタイマ割込み指令が出され、ソフトモニタ部５
はデータ処理部４のソフトプログラムに割込んでハング
アップに対応した処理を行う。
しかしながら、このような従来のプログラムハングアッ
プ検出方法にあっては、データ処理部４におけるハング
アップを検出するために専用の回路を設けなければなら
ない上、ソフトウェア上でもいわゆるモニタ手段を設け
なくてはならないため、コンピュータの容量の上でも、
また実働時間の効率化を図る上でも不利であるという問
題があった。
プ検出方法にあっては、データ処理部４におけるハング
アップを検出するために専用の回路を設けなければなら
ない上、ソフトウェア上でもいわゆるモニタ手段を設け
なくてはならないため、コンピュータの容量の上でも、
また実働時間の効率化を図る上でも不利であるという問
題があった。
（４）発明の目的
本発明は上記従来の問題点を解決するためになされたも
ので、その目的は、特に専用の回路′ 及びプログラム
を設けなくてもマイクロプログラムのハングアップ検出
を容易に行うことのできるハングアップ検出方法を提供
することにある。
ので、その目的は、特に専用の回路′ 及びプログラム
を設けなくてもマイクロプログラムのハングアップ検出
を容易に行うことのできるハングアップ検出方法を提供
することにある。
（５）発明の構成
本発明は上記目的を達成するため、プログラムによって
制御されるデータ処理装置内に、当該プログラム制御に
よるデータ処理操作の終了でリセットされる第１のフラ
グと、第１のフラグにセットされた値が移送される一方
、データ処理操作の終了時に前記第１のフラグと共にリ
セットされる第２のフラグとを設け、データ処理操作の
開始後所定時間が経過したとき、割込み作動によって第
２の７ラグをチェックし、当該館２のフラグがオンの場
合はハングアップ表示を行う一方、オフの場合は第１の
フラグにセットされた値を第２の７ラグに移送してセッ
トすることにより、データ処理装置内での作動不良を検
出する様にしたことを要旨とするものである。
制御されるデータ処理装置内に、当該プログラム制御に
よるデータ処理操作の終了でリセットされる第１のフラ
グと、第１のフラグにセットされた値が移送される一方
、データ処理操作の終了時に前記第１のフラグと共にリ
セットされる第２のフラグとを設け、データ処理操作の
開始後所定時間が経過したとき、割込み作動によって第
２の７ラグをチェックし、当該館２のフラグがオンの場
合はハングアップ表示を行う一方、オフの場合は第１の
フラグにセットされた値を第２の７ラグに移送してセッ
トすることにより、データ処理装置内での作動不良を検
出する様にしたことを要旨とするものである。
（６）発明の実施例
以下、本発明の実施例を添付の図面を参照して詳細に説
明する。
明する。
第２図乃至第４図は、本発明に係るハングアンプ検出方
法を実行するだめのデータ処理装置の構成及び通常、又
は割込み（上記タイマによる割込みとは異なる）の各レ
ベル操作における作動状態を示す図である。このデータ
処理装置は、各種データ処理操作に必要なデータが書込
まれる制御記憶１１（図中Ｃ８で表示しである）と、制
御記憶Ｃ８に書込捷れたデータを読出すための読出しレ
ジスタ１２（図中Ｃ３ＤＲで表示しである）と、これら
制御記憶１１や読出しレジスタ１２を含む各種装置構成
部品を管理するハードウェア・コントロール部１３と、
制御記憶１１に対してアドレス呼出しを行うアドレスコ
ントロール部１５と、経過時間を測定するためのタイマ
１４とを有する一方、さらに、プログラム制御によるデ
ータ処理操作の開始及び終了でセット及びリセットされ
、且つデータ処理装置内におけるハングアンプ検出に用
いられる一組のフラグ１６又は１７と、ハングアップ検
出操作に基づいて表示作動するハングアップ表示部１８
とを備えて成る。
法を実行するだめのデータ処理装置の構成及び通常、又
は割込み（上記タイマによる割込みとは異なる）の各レ
ベル操作における作動状態を示す図である。このデータ
処理装置は、各種データ処理操作に必要なデータが書込
まれる制御記憶１１（図中Ｃ８で表示しである）と、制
御記憶Ｃ８に書込捷れたデータを読出すための読出しレ
ジスタ１２（図中Ｃ３ＤＲで表示しである）と、これら
制御記憶１１や読出しレジスタ１２を含む各種装置構成
部品を管理するハードウェア・コントロール部１３と、
制御記憶１１に対してアドレス呼出しを行うアドレスコ
ントロール部１５と、経過時間を測定するためのタイマ
１４とを有する一方、さらに、プログラム制御によるデ
ータ処理操作の開始及び終了でセット及びリセットされ
、且つデータ処理装置内におけるハングアンプ検出に用
いられる一組のフラグ１６又は１７と、ハングアップ検
出操作に基づいて表示作動するハングアップ表示部１８
とを備えて成る。
フラグは、割込みプログラムレベル（以下プログラムレ
ベル０と称する）でのプログラム操作において用いられ
るフラグ１６と、通常のプログラムレベル（以下プログ
ラムレベル↓と称する）でのプログラム操作において用
いられるフラグ１７とが用いられ、それぞれのプログラ
ムレベルに対応する第１のフラグＯＡ、ＩＡと第２のフ
ラグＯＢ、ＩＢ 、！ｘｉ有している。力ｌのフラグＯ
Ａ又はＩＡは、それぞれのプログラムレベルによるデー
タ処理操作の開始時点でセントされ、またこのデータ処
理操作の終了時点でリセットされる。第２のフラグＯＢ
、 ＩＢはそれぞれ対応する第１のフラグＯＡ、ＬＡ
にセットされた値が移送される一方、それぞれのプログ
ラムレベルによるデータ処理操作の終了時点で上記対応
する第１のフラグＯＡ、ＩＡと共にリセットされる。
ベル０と称する）でのプログラム操作において用いられ
るフラグ１６と、通常のプログラムレベル（以下プログ
ラムレベル↓と称する）でのプログラム操作において用
いられるフラグ１７とが用いられ、それぞれのプログラ
ムレベルに対応する第１のフラグＯＡ、ＩＡと第２のフ
ラグＯＢ、ＩＢ 、！ｘｉ有している。力ｌのフラグＯ
Ａ又はＩＡは、それぞれのプログラムレベルによるデー
タ処理操作の開始時点でセントされ、またこのデータ処
理操作の終了時点でリセットされる。第２のフラグＯＢ
、 ＩＢはそれぞれ対応する第１のフラグＯＡ、ＬＡ
にセットされた値が移送される一方、それぞれのプログ
ラムレベルによるデータ処理操作の終了時点で上記対応
する第１のフラグＯＡ、ＩＡと共にリセットされる。
第１のフラグＯＡから第２のフラグＯＢへのセット値の
移送、及び第１のフラグＩＡから第２のフラグＩＢへの
セット値の移送は、各プログラムによるデータ処理操作
中におけるタイマ割込みによるハングアップ検出操作に
おいて、第２のフラグＯＢ又はＩＢのセット値が０（即
ちオフ）のときに行われ、これら第２のフラグＯＢ、Ｉ
Ｂのセット値が１（即ちオン）のときにはハングアップ
表示が行われる。
移送、及び第１のフラグＩＡから第２のフラグＩＢへの
セット値の移送は、各プログラムによるデータ処理操作
中におけるタイマ割込みによるハングアップ検出操作に
おいて、第２のフラグＯＢ又はＩＢのセット値が０（即
ちオフ）のときに行われ、これら第２のフラグＯＢ、Ｉ
Ｂのセット値が１（即ちオン）のときにはハングアップ
表示が行われる。
かかる構成を有するデータ処理装置におけるデータ処理
及びハングアップ検出操作の手順について説明する。第
３図はプログラムレベルエでのアイドルルーズにおける
作動手順を示すもので、この操作は、アイドル２１から
開始されて、ＲＥＱ １ 、 ＲＥＱ ２・・・・・Ｒ
ＥＱ ｎ で表わされる各種処理要求２２があるか否か
をサーチする。このサーチ操作は処理要求ＲＥＱ １
、 ＲＥＱ ２・・・・・ＲＥＱｎによって実行される
各種処理ＰＩ、Ｐ２・・・Ｐｎ ２４のうち、処理の優
先順位の高い順に行われ、もし成る処理要求２２があれ
ばそこでデータ処理操作を行う。例えば処理要求ＲＥＱ
Ｉが１であると、第１のフラグＩＡを１にセット２９シ
、処理Ｐ１を実行する。処理Ｐ１が終了すると第１のフ
ラグＩＡ及び第２の７ラグＩＢをリセット２０シ、アイ
ドル２１に戻る。この処理操作中においてもタイマ１４
によって時間測定が行われており、タイマ１４がキャリ
アラトラ検出するとタイマ割込みが発生し、プログラム
レベルｌの処理が中断されプログラムレベルＯに制御が
移る。
及びハングアップ検出操作の手順について説明する。第
３図はプログラムレベルエでのアイドルルーズにおける
作動手順を示すもので、この操作は、アイドル２１から
開始されて、ＲＥＱ １ 、 ＲＥＱ ２・・・・・Ｒ
ＥＱ ｎ で表わされる各種処理要求２２があるか否か
をサーチする。このサーチ操作は処理要求ＲＥＱ １
、 ＲＥＱ ２・・・・・ＲＥＱｎによって実行される
各種処理ＰＩ、Ｐ２・・・Ｐｎ ２４のうち、処理の優
先順位の高い順に行われ、もし成る処理要求２２があれ
ばそこでデータ処理操作を行う。例えば処理要求ＲＥＱ
Ｉが１であると、第１のフラグＩＡを１にセット２９シ
、処理Ｐ１を実行する。処理Ｐ１が終了すると第１のフ
ラグＩＡ及び第２の７ラグＩＢをリセット２０シ、アイ
ドル２１に戻る。この処理操作中においてもタイマ１４
によって時間測定が行われており、タイマ１４がキャリ
アラトラ検出するとタイマ割込みが発生し、プログラム
レベルｌの処理が中断されプログラムレベルＯに制御が
移る。
第４図はプログラム０の割込処理における作動手順を示
すものである。この操作では、トラツブＴＲ３０信号に
よって、ＴＲ−Ａ、ＴＲ−Ｂ、−・ＴＲ−Ｎで表わされ
る各種割込要求３１のうちいずれが割込要求をしている
かがサーチされ、割込要求３１があれば、そこで各割込
要求３１に対応した処理ＰＡ、ＰＢ・・・ＰＮ ３３を
行う。例えば割込要求ＴＲ−Ａが１であると、第１の７
ラグＯＡを１にセット３２シ、処理ＰＡを実行する。処
理ＰＡが終了すると、第１のフラグＯＡ及び第２のフラ
グＯＢをリセットし３４、その後プログラムレベルｌに
戻る３５゜ もし、この処理ＰＡの開始後、終了前にタイマ１４がキ
ャリアウドを検出すると、タイマ割込要求３６が入って
第２のフラグＯＢのチェック３７を行う。そして、この
第２のフラグＯＲのセット値が１ならハングアップ表示
部１８でハングアップ表示操作３８が行われる。他方、
第２のフラグＯＢのセット値が０なら、第１のフラグＯ
Ａのセット値を第２のフラグＯＢに移送してセットし３
９、次いで第１のフラグＯＡのチェック４０を行う。そ
して、この第１のフラグＯＡのセット値が１なら処理Ｐ
Ａが中断されていると認識され中断点に分岐４１する。
すものである。この操作では、トラツブＴＲ３０信号に
よって、ＴＲ−Ａ、ＴＲ−Ｂ、−・ＴＲ−Ｎで表わされ
る各種割込要求３１のうちいずれが割込要求をしている
かがサーチされ、割込要求３１があれば、そこで各割込
要求３１に対応した処理ＰＡ、ＰＢ・・・ＰＮ ３３を
行う。例えば割込要求ＴＲ−Ａが１であると、第１の７
ラグＯＡを１にセット３２シ、処理ＰＡを実行する。処
理ＰＡが終了すると、第１のフラグＯＡ及び第２のフラ
グＯＢをリセットし３４、その後プログラムレベルｌに
戻る３５゜ もし、この処理ＰＡの開始後、終了前にタイマ１４がキ
ャリアウドを検出すると、タイマ割込要求３６が入って
第２のフラグＯＢのチェック３７を行う。そして、この
第２のフラグＯＲのセット値が１ならハングアップ表示
部１８でハングアップ表示操作３８が行われる。他方、
第２のフラグＯＢのセット値が０なら、第１のフラグＯ
Ａのセット値を第２のフラグＯＢに移送してセットし３
９、次いで第１のフラグＯＡのチェック４０を行う。そ
して、この第１のフラグＯＡのセット値が１なら処理Ｐ
Ａが中断されていると認識され中断点に分岐４１する。
第１のフラグＯＡのセット値がＯなら、第２のフラグＩ
Ｂのチェック４２を行う。この第２のフラグＩＢのセッ
ト値が０なら、第１のフラグＩＡのセット値を第２のフ
ラグＩＢへ移送してセット４４シ、その後プログラムレ
ベル１に戻る。
Ｂのチェック４２を行う。この第２のフラグＩＢのセッ
ト値が０なら、第１のフラグＩＡのセット値を第２のフ
ラグＩＢへ移送してセット４４シ、その後プログラムレ
ベル１に戻る。
前記第１の７ラグ」Ａから第２のフラグＩＢへのセット
値の移送、セットがプログラムレベル１の処理Ｐｌの線
中に行われたとすると第２のフラグＩＢのセット値は１
となる。そＩ〜て、この処理Ｐ１が、プログラムの固定
障害等によシ実行が妨げられでいるとすれば、この時点
で第２の７ラグＩＢのセット値が１であることが検出さ
れる。
値の移送、セットがプログラムレベル１の処理Ｐｌの線
中に行われたとすると第２のフラグＩＢのセット値は１
となる。そＩ〜て、この処理Ｐ１が、プログラムの固定
障害等によシ実行が妨げられでいるとすれば、この時点
で第２の７ラグＩＢのセット値が１であることが検出さ
れる。
これに基づき、ハングアップ表示部１８ではハングアッ
プ表示操作４３が行われる。
プ表示操作４３が行われる。
このため、プログラムレベル０用のプログラム、又ハブ
ログラムレベル１用のプログラムのうち、少なくともい
ずれか一方に固定障害があシ、そのプログラムレベルで
のデータ処理の実行が妨げられているとすれば、夕１マ
１４のキャリアウドによシタイマ割込要求３６が入シ、
第２のフラグＯＢ又はＩＢのチェック３７．４２によっ
て未だリセットされていないセット値１が検出され、ハ
ングアップ検出が行われる。
ログラムレベル１用のプログラムのうち、少なくともい
ずれか一方に固定障害があシ、そのプログラムレベルで
のデータ処理の実行が妨げられているとすれば、夕１マ
１４のキャリアウドによシタイマ割込要求３６が入シ、
第２のフラグＯＢ又はＩＢのチェック３７．４２によっ
て未だリセットされていないセット値１が検出され、ハ
ングアップ検出が行われる。
なお、タイマ１４のキャリアウドによるタイマ割込みの
時間間隔は、プログラムレベルＯ或はプログラムレベル
ｌでの各処理２４．３３の実行時間よシ充分大きな値に
設定される。或はタイマ割込みの時間間隔を各処理２４
、３３の実行時間よりも短く設定しておき、何回かの
タイマ割込みで１回だけフラグチェック（第２の７ラグ
ＯＢ又はＩＢのチェック）をするようにしてもよい。
時間間隔は、プログラムレベルＯ或はプログラムレベル
ｌでの各処理２４．３３の実行時間よシ充分大きな値に
設定される。或はタイマ割込みの時間間隔を各処理２４
、３３の実行時間よりも短く設定しておき、何回かの
タイマ割込みで１回だけフラグチェック（第２の７ラグ
ＯＢ又はＩＢのチェック）をするようにしてもよい。
（７）発明の詳細
な説明したように、本発明によれば、データ処理装置内
に第１及び第２のフラグを設けておき、データ処理時間
を監視するタイマの作動によって一方のフラグをチェッ
クし、このチェックの結果によってハングアップを検出
するようにしたため、従来における如くハングアップ検
出のための専用回路は不要となシ、データ処理装置の構
成を簡易化することができるようになった。また、ソフ
トウェア上でのモニタを設け、タイマ作動によってモニ
タプログラムを呼出しハングアップ検索をするといった
操作が不要であるため、ハングアップ検出に要する実行
時間の短縮化を図ることが出来る等種々の効果が得られ
る。
に第１及び第２のフラグを設けておき、データ処理時間
を監視するタイマの作動によって一方のフラグをチェッ
クし、このチェックの結果によってハングアップを検出
するようにしたため、従来における如くハングアップ検
出のための専用回路は不要となシ、データ処理装置の構
成を簡易化することができるようになった。また、ソフ
トウェア上でのモニタを設け、タイマ作動によってモニ
タプログラムを呼出しハングアップ検索をするといった
操作が不要であるため、ハングアップ検出に要する実行
時間の短縮化を図ることが出来る等種々の効果が得られ
る。
第１図は従来のプログラムハングアップ検出方法に用い
られるハングアンプ検出回路を示す説明図、第２図は本
発明に係るハングアンプ検出方法を実行するためのデー
タ処理装置の一構成例を示す説明図、第３図は第２図に
示すデータ処理装置内での通常のプログラムレベルでの
作動状態を示すフローチャート図、第４図は第２図に示
すデータ処理装置内での割込みプログラムレベルでの作
動状態を示すフローチャート図である。 １・・・ハングアップ検出用回路 ２・・・カウンタ（タイマ） ３・・・オール・ゼロ検出器 ４・・・データ処理部 １１・・・制御記憶（ＣＳ ）
１２・・・読出しレジスタ（Ｃ８ＤＲ）１３・・・ハー
ドウェアコントロール １４・・・タイマ １５・・・アドレスコントロール １６・・・フラグ（割込みプログラムレベルｏ用）１７
・・・フラグ（通常のプログラムレベル１用）１８・・
・ハングアップ表示部 ＯＡ、ＩＡ・・・第１のフラグ ＯＢ、ＩＢ・・・第２のフラグ 特許出願人 富士通株式会社
られるハングアンプ検出回路を示す説明図、第２図は本
発明に係るハングアンプ検出方法を実行するためのデー
タ処理装置の一構成例を示す説明図、第３図は第２図に
示すデータ処理装置内での通常のプログラムレベルでの
作動状態を示すフローチャート図、第４図は第２図に示
すデータ処理装置内での割込みプログラムレベルでの作
動状態を示すフローチャート図である。 １・・・ハングアップ検出用回路 ２・・・カウンタ（タイマ） ３・・・オール・ゼロ検出器 ４・・・データ処理部 １１・・・制御記憶（ＣＳ ）
１２・・・読出しレジスタ（Ｃ８ＤＲ）１３・・・ハー
ドウェアコントロール １４・・・タイマ １５・・・アドレスコントロール １６・・・フラグ（割込みプログラムレベルｏ用）１７
・・・フラグ（通常のプログラムレベル１用）１８・・
・ハングアップ表示部 ＯＡ、ＩＡ・・・第１のフラグ ＯＢ、ＩＢ・・・第２のフラグ 特許出願人 富士通株式会社
Claims (1)
- 【特許請求の範囲】 ｌ）プログラムによって制御されるデータ処理装置内に
、当該プログラム制御によるデータ処理操作の開始でセ
ットされる一方、このデータ処理操作の終了でリセット
される第１のフラグと、第１のフラグにセットされた値
が移送される一方、データ処理操作の終了時に前記第１
のフラグと共にリセットされる第２のフラグとを設け、
データ処理操作の開始後所定時間が経過したとき、割込
み作動によって第２の７ラグをチェックし、当該筒２の
フラグがオンの場合はハングアンプ表示を行う一方、オ
フの場合は第１のフラグにセットされた値を第２のフラ
グに移送してセットすることによシ、データ処理装置内
での作動不良を検出する様にしたことを特徴とするコン
ピュータプログラムのハングアップ検出方法。 ２）第１及び第２のフラグは、互いに異なったプログラ
ムレベル毎に１組設けられ、それぞれのプログラムレベ
ルでの作動ごとにセット、リセットを行うようになって
いることを特徴とする特許請求の範囲第１項記載のコン
ピュータプログラムのハングアンプ検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117396A JPS608954A (ja) | 1983-06-29 | 1983-06-29 | コンピユ−タプログラムのハングアツプ検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117396A JPS608954A (ja) | 1983-06-29 | 1983-06-29 | コンピユ−タプログラムのハングアツプ検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS608954A true JPS608954A (ja) | 1985-01-17 |
| JPH0149975B2 JPH0149975B2 (ja) | 1989-10-26 |
Family
ID=14710610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58117396A Granted JPS608954A (ja) | 1983-06-29 | 1983-06-29 | コンピユ−タプログラムのハングアツプ検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS608954A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191382A (en) * | 1991-04-22 | 1993-03-02 | Canon Kabushiki Kaisha | Image forming system |
| CN113808655A (zh) * | 2021-09-23 | 2021-12-17 | 长江存储科技有限责任公司 | 用于进行掉电测试的方法、装置和系统 |
-
1983
- 1983-06-29 JP JP58117396A patent/JPS608954A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191382A (en) * | 1991-04-22 | 1993-03-02 | Canon Kabushiki Kaisha | Image forming system |
| CN113808655A (zh) * | 2021-09-23 | 2021-12-17 | 长江存储科技有限责任公司 | 用于进行掉电测试的方法、装置和系统 |
| CN113808655B (zh) * | 2021-09-23 | 2023-10-03 | 长江存储科技有限责任公司 | 用于进行掉电测试的方法、装置和系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0149975B2 (ja) | 1989-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4852092A (en) | Error recovery system of a multiprocessor system for recovering an error in a processor by making the processor into a checking condition after completion of microprogram restart from a checkpoint | |
| JPH03175537A (ja) | デバッグ用マイクロプロセッサのエラー制御装置 | |
| JPS608954A (ja) | コンピユ−タプログラムのハングアツプ検出方法 | |
| JPH02294739A (ja) | 障害検出方式 | |
| JPH09244923A (ja) | ウォッチドッグタイマを用いた異常監視装置 | |
| JPH04266141A (ja) | スタックオーバーフロー検出方式 | |
| JPS6158054A (ja) | プログラムの暴走検出方式 | |
| JPS59139462A (ja) | エラ−検出装置 | |
| JPS6118045A (ja) | プログラムの暴走検出方式 | |
| JP2922981B2 (ja) | タスクの実行継続方法 | |
| JPS6155748A (ja) | 電子計算機システム | |
| JPS622334B2 (ja) | ||
| JP2002244885A (ja) | コンピュータシステム監視システム | |
| JPS59148961A (ja) | プロセツサの動作監視方式 | |
| JPS62140144A (ja) | 障害処理方式 | |
| JPS63280345A (ja) | プログラム異常検出方法 | |
| JPH0588944A (ja) | 情報処理システムの入出力制御監視方式 | |
| JPH0469744A (ja) | マイクロコンピュータの暴走検知装置 | |
| JP2002251299A (ja) | プログラムトレース装置 | |
| JPH03105529A (ja) | Ｐｓｗ形式エラー制御回路 | |
| JPH0319574B2 (ja) | ||
| JPS62107354A (ja) | マイクロプログラム制御装置 | |
| JPH05224998A (ja) | アプリケーション・タスクの障害検出方式 | |
| JPS62152056A (ja) | 情報処理装置 | |
| JPS6355644A (ja) | プログラム暴走防止方式 |