JPS6358491A - マトリクス表示装置 - Google Patents
マトリクス表示装置Info
- Publication number
- JPS6358491A JPS6358491A JP61204093A JP20409386A JPS6358491A JP S6358491 A JPS6358491 A JP S6358491A JP 61204093 A JP61204093 A JP 61204093A JP 20409386 A JP20409386 A JP 20409386A JP S6358491 A JPS6358491 A JP S6358491A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor layer
- substrate
- liquid crystal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は映像機器や情報機器などに用いてを効な、高コ
ントラスト等の高表示品位を有する簡易な構成の低コス
ト非直線二端子素子からなるマトリクス表示装置に関す
るものである。
ントラスト等の高表示品位を有する簡易な構成の低コス
ト非直線二端子素子からなるマトリクス表示装置に関す
るものである。
従来の技術
近年、特に液晶表示装置に代表されるマトリクス表示装
置は、コンピュータを中心とする情報機器分野および映
像機器分野において、大容量表示、特に画像表示に向け
てのアプローチが活発であり、低価格デバイスが実現出
来るディスプレイとして注目されている。非直線二端子
素子とは、電流−電圧特性が非直線性を示し、比較的大
電圧領域において近似的に定電圧特性を示すような二端
子素子をいう。以下図面を参照しながら従来の提案され
た非直線二端子素子を用いた液晶表示装置の一例につい
て説明する。
置は、コンピュータを中心とする情報機器分野および映
像機器分野において、大容量表示、特に画像表示に向け
てのアプローチが活発であり、低価格デバイスが実現出
来るディスプレイとして注目されている。非直線二端子
素子とは、電流−電圧特性が非直線性を示し、比較的大
電圧領域において近似的に定電圧特性を示すような二端
子素子をいう。以下図面を参照しながら従来の提案され
た非直線二端子素子を用いた液晶表示装置の一例につい
て説明する。
第3図Ta)は非直線二端子素子(MIM素子:Met
al−1nsulator−Metal素子)を各絵素
ごとに具備した液晶表示パネルの片側の基板の絵素近辺
の断面図の一例であり、第3図中)はその配置図である
。
al−1nsulator−Metal素子)を各絵素
ごとに具備した液晶表示パネルの片側の基板の絵素近辺
の断面図の一例であり、第3図中)はその配置図である
。
基板41、タンタル層42、陽極酸化タンタル層43、
絵素電極層44、クロム層45、から非直線二端子素子
46を形成しており、バス・バー47、引出し端子48
、絵素電極1i149をもって非直線二端子アレイとす
る。 〔アイトリプルイー、トランザクション。
絵素電極層44、クロム層45、から非直線二端子素子
46を形成しており、バス・バー47、引出し端子48
、絵素電極1i149をもって非直線二端子アレイとす
る。 〔アイトリプルイー、トランザクション。
オン、エレクトロン、デバイクズ。イーディー28巻−
6号−1981(IEEE TRANSACTION
ON ELECTORON DEVICES、シOL、
ED−28.NO,6,1981)) 、情報表示学会
(S I D ; 5ociety For Info
rmation Display)の1984年国際シ
ンポジウム技術論文集(SID Internatio
nal Sympojium Digest Of T
echnical Pape?s) P2O3−305
) また、第4図はPINダイオードをリング状に連結し非
直線二端子素子とした例であり、第4図(a)はPIN
ダイオードの構成断面図、第4図(blはこのPINダ
イオードを使った液晶表示パネルの片側の基板の配置図
である。第4図(b)においてPINダイオードは通常
のPINダイオード記号で示されている。基板51上に
は第一電極[52、N型非晶質硅素53、I型非晶質硅
素54、N型非晶質硅素55、クロム1i56、絶縁帯
からなる保護[57、第二電極層58が形成されており
、リング状に連結したPINダイオード59、バス・バ
ー60、絵素電極61をもって非直線二端子アレイとす
る。〔テレビジョン学会技術報告、昭和59年5月25
日発表〕通常の液晶表示パネルではデユーティ比が1/
200程度が限度であるが、これらの非直線抵抗素子を
用いることにより、デユーティ比が1/1000の高品
位な液晶表示特性を得ることが可能となる。
6号−1981(IEEE TRANSACTION
ON ELECTORON DEVICES、シOL、
ED−28.NO,6,1981)) 、情報表示学会
(S I D ; 5ociety For Info
rmation Display)の1984年国際シ
ンポジウム技術論文集(SID Internatio
nal Sympojium Digest Of T
echnical Pape?s) P2O3−305
) また、第4図はPINダイオードをリング状に連結し非
直線二端子素子とした例であり、第4図(a)はPIN
ダイオードの構成断面図、第4図(blはこのPINダ
イオードを使った液晶表示パネルの片側の基板の配置図
である。第4図(b)においてPINダイオードは通常
のPINダイオード記号で示されている。基板51上に
は第一電極[52、N型非晶質硅素53、I型非晶質硅
素54、N型非晶質硅素55、クロム1i56、絶縁帯
からなる保護[57、第二電極層58が形成されており
、リング状に連結したPINダイオード59、バス・バ
ー60、絵素電極61をもって非直線二端子アレイとす
る。〔テレビジョン学会技術報告、昭和59年5月25
日発表〕通常の液晶表示パネルではデユーティ比が1/
200程度が限度であるが、これらの非直線抵抗素子を
用いることにより、デユーティ比が1/1000の高品
位な液晶表示特性を得ることが可能となる。
第5図は非直線二端子素子を用いた液晶表示パネルの等
価回路図である。このパネルが正常に動作する為には、
電流が主に非直線抵抗70、液晶層の容量73という経
路を流れる必要がある。非直線二端子素子が正常に機能
するためには、非直線抵抗並列容量71を小さくしなけ
ればならない。
価回路図である。このパネルが正常に動作する為には、
電流が主に非直線抵抗70、液晶層の容量73という経
路を流れる必要がある。非直線二端子素子が正常に機能
するためには、非直線抵抗並列容量71を小さくしなけ
ればならない。
尚72は液晶層の抵抗、74は非直線抵抗素子、75は
液晶層を示す。
液晶層を示す。
第6図は非直線二端子素子を用いたマトリクス表示パネ
ルの構成を示す図である。帯状電極を有する基板80と
、非直線二端子素子アレイ基板81のそれぞれ表示媒体
82と接する面に配向膜83を形成し、ガラスファイバ
ー或いは樹脂微粒子を散布しスペーサー84を設けた後
シール材85にて貼り合せ、スペーサー84により形成
された間隙に表示媒体82を充填しマトリクス表示装置
とする。
ルの構成を示す図である。帯状電極を有する基板80と
、非直線二端子素子アレイ基板81のそれぞれ表示媒体
82と接する面に配向膜83を形成し、ガラスファイバ
ー或いは樹脂微粒子を散布しスペーサー84を設けた後
シール材85にて貼り合せ、スペーサー84により形成
された間隙に表示媒体82を充填しマトリクス表示装置
とする。
発明が解決しようとする問題点
非直線二端子素子を用いた例えば液晶表示装置を駆動す
るためには、非直線素子に充分な電圧を印加する必要が
ある。それには非直線素子の電気容量を液晶層の電気容
量の1/10程度以下に設計しなければならない。従来
の技術による第1のものについては、酸化タンタルの厚
みを約500人にすると闇値電圧は7〜1)■で非直線
特性も著しく好適であるが、酸化タンタルの比誘電率が
20以上あり非直線素子の電気容量が大きくなる。従っ
てデユーティが1)500〜1/1000の高品位な液
晶表示特性を得るためにはやや不利となり、そのため非
直線素子の形状を微細にしているが、このことはアレイ
の歩留りを著しく悪化させる原因となっており、さらに
複雑で時間を要するフォトリングラフイー工程が少なく
とも3回以上含まれるため作業効率が悪化するだけでな
く大幅なコストア・7プの原因ともなっている。また、
第2のものについては、フォトリングラフイー工程が少
なくとも5回〜6回含まれることになり、このことは作
業効率の悪化、歩留りの悪化、さらにはコストアップの
原因となっている。
るためには、非直線素子に充分な電圧を印加する必要が
ある。それには非直線素子の電気容量を液晶層の電気容
量の1/10程度以下に設計しなければならない。従来
の技術による第1のものについては、酸化タンタルの厚
みを約500人にすると闇値電圧は7〜1)■で非直線
特性も著しく好適であるが、酸化タンタルの比誘電率が
20以上あり非直線素子の電気容量が大きくなる。従っ
てデユーティが1)500〜1/1000の高品位な液
晶表示特性を得るためにはやや不利となり、そのため非
直線素子の形状を微細にしているが、このことはアレイ
の歩留りを著しく悪化させる原因となっており、さらに
複雑で時間を要するフォトリングラフイー工程が少なく
とも3回以上含まれるため作業効率が悪化するだけでな
く大幅なコストア・7プの原因ともなっている。また、
第2のものについては、フォトリングラフイー工程が少
なくとも5回〜6回含まれることになり、このことは作
業効率の悪化、歩留りの悪化、さらにはコストアップの
原因となっている。
問題点を解決するための手段
前記問題点を解決するために本発明のマトリクス表示装
置は、基板上に順次間隙を有する第一導体層、ポリイミ
ド被膜層、砒素(As)とセレン(Se)との化合物か
らなる半導体層、第二導体層とさらに絶縁体層を積層す
るという構成を備えたものである。
置は、基板上に順次間隙を有する第一導体層、ポリイミ
ド被膜層、砒素(As)とセレン(Se)との化合物か
らなる半導体層、第二導体層とさらに絶縁体層を積層す
るという構成を備えたものである。
作用
本発明は前記した構成によって、基板上にパターン化さ
れた第一導体層の上にポリイミド被膜層を形成した後、
連続蒸着により半導体層、第二導体層を積層させること
が出来、フォトリソグラフィー工程、リフト・オフ・プ
ロセスの排除が可能となる。そのため製造工程数の削減
が出来、作業効率の向上だけでなく、歩留りの大幅な向
上、及びコストの低減が望める。また前記半導体層や前
記第二導体層を数μm程度の厚みに積んでも剥離等の不
良を生起せず、歩留りの低下をきたさない上に、第一導
体層と半導体層の間にポリイミド被膜を形成することに
より、より安定な非直線二端子素子を得られ、また第二
導体層上の絶縁体層は保護膜の役割をも果す為、導体層
及び半導体層に支障を来すことなくパネルの製造工程を
経ることが出来るので、非直線二端子素子欠陥のない表
示品位の高い優れた液晶表示装置の実現が可能となる。
れた第一導体層の上にポリイミド被膜層を形成した後、
連続蒸着により半導体層、第二導体層を積層させること
が出来、フォトリソグラフィー工程、リフト・オフ・プ
ロセスの排除が可能となる。そのため製造工程数の削減
が出来、作業効率の向上だけでなく、歩留りの大幅な向
上、及びコストの低減が望める。また前記半導体層や前
記第二導体層を数μm程度の厚みに積んでも剥離等の不
良を生起せず、歩留りの低下をきたさない上に、第一導
体層と半導体層の間にポリイミド被膜を形成することに
より、より安定な非直線二端子素子を得られ、また第二
導体層上の絶縁体層は保護膜の役割をも果す為、導体層
及び半導体層に支障を来すことなくパネルの製造工程を
経ることが出来るので、非直線二端子素子欠陥のない表
示品位の高い優れた液晶表示装置の実現が可能となる。
実施例
以下、本発明の代表的な一実施例について、図面を参照
しながら説明する。
しながら説明する。
第1図は構成断面図、第2図は基板上の配置図を示す。
第1図において1は基板であり、基板1上に形成された
第一導体層2をバタンニングし、引出し端子部を除(基
板の全面にポリイミド被膜3を形成した後、厚さ約30
μmの磁性ステンレス鋼板製の所定の穴が開けられたマ
スクとアライナ−を用いて位置合せを行ない、一基板裏
面よりサマリウム・コバルト磁石を置いて密着させ、そ
の後これを蒸着用真空槽内に設置し、抵抗加熱法によっ
て基板上に半導体層4、第二導体層5を形成する。その
後端子部を除く基板の全面に絶縁体N6をEB蒸着によ
り形成する。基板1は石英ガラス、ソーダガラス等、第
一導体層2は錫を含んだ酸化インジウム(ITO) 、
アンチモンを含んだ酸化錫、クロム、アルミニウム、チ
タン等、半導体層4は砒素とセレンとの合金からそれぞ
れ形成されている。また第二導体層5はテルル、クロム
、アルミニウム等、絶縁体層6は酸化イツトリウム(Y
20s ) 、酸化アルミニウム(AltOs)等から
形成されている。以上のようにして得られた非直線二端
子素子アレイと透明を存する帯状電極付基板のそれぞれ
の表面の配向処理を施した後、前記2枚の基板を貼り合
せてパネルとし表示媒体を注入し液晶表示パネルとした
。また第2図(alは非直線二端子素子が一段の場合、
第2図(blは非直線二端子素子が二段の場合である。
第一導体層2をバタンニングし、引出し端子部を除(基
板の全面にポリイミド被膜3を形成した後、厚さ約30
μmの磁性ステンレス鋼板製の所定の穴が開けられたマ
スクとアライナ−を用いて位置合せを行ない、一基板裏
面よりサマリウム・コバルト磁石を置いて密着させ、そ
の後これを蒸着用真空槽内に設置し、抵抗加熱法によっ
て基板上に半導体層4、第二導体層5を形成する。その
後端子部を除く基板の全面に絶縁体N6をEB蒸着によ
り形成する。基板1は石英ガラス、ソーダガラス等、第
一導体層2は錫を含んだ酸化インジウム(ITO) 、
アンチモンを含んだ酸化錫、クロム、アルミニウム、チ
タン等、半導体層4は砒素とセレンとの合金からそれぞ
れ形成されている。また第二導体層5はテルル、クロム
、アルミニウム等、絶縁体層6は酸化イツトリウム(Y
20s ) 、酸化アルミニウム(AltOs)等から
形成されている。以上のようにして得られた非直線二端
子素子アレイと透明を存する帯状電極付基板のそれぞれ
の表面の配向処理を施した後、前記2枚の基板を貼り合
せてパネルとし表示媒体を注入し液晶表示パネルとした
。また第2図(alは非直線二端子素子が一段の場合、
第2図(blは非直線二端子素子が二段の場合である。
第2図において10引出し端子部、1)はバス・バー、
12は第一導体層、13はポリイミド被膜層、14は半
導体層と第二導体層の積層、15は絵素電極、16は絶
縁体層を示している。
12は第一導体層、13はポリイミド被膜層、14は半
導体層と第二導体層の積層、15は絵素電極、16は絶
縁体層を示している。
本発明の一実施例は、第1図に示した基板1には、ソー
ダガラス上に二酸化硅素(3102)を被覆したものを
、第一導体層2には約2000人の厚みのITOlまた
はチタン(Ti)の2種類を形成した。その各々につい
て半導体層4は砒素とセレンの化合物で、砒素が1原子
%、5原子%、1゜原子%、25原子%、40原子%、
50原子%、60原子%、80原子%、85原子%の計
9種類のものをそれぞれ蒸着し、第二導体N5は厚さ約
500人のテルル被膜を形成した。また絶縁体層6は酸
化イツトリウム(yz 03 )を約1500人1着し
た。非直線二端子素子の電流−電圧特性の非直線性は著
しく太き(、またその容量も液晶層の容量と比べて充分
に小さいものであった。これらの基板を用いて液晶表示
パネルを製作したところ、デユーティ−比1 / 10
00、バイアス比1/7のマトリクス駆動時において、
10:1以上のコントラストでの表示が確認出来た。
ダガラス上に二酸化硅素(3102)を被覆したものを
、第一導体層2には約2000人の厚みのITOlまた
はチタン(Ti)の2種類を形成した。その各々につい
て半導体層4は砒素とセレンの化合物で、砒素が1原子
%、5原子%、1゜原子%、25原子%、40原子%、
50原子%、60原子%、80原子%、85原子%の計
9種類のものをそれぞれ蒸着し、第二導体N5は厚さ約
500人のテルル被膜を形成した。また絶縁体層6は酸
化イツトリウム(yz 03 )を約1500人1着し
た。非直線二端子素子の電流−電圧特性の非直線性は著
しく太き(、またその容量も液晶層の容量と比べて充分
に小さいものであった。これらの基板を用いて液晶表示
パネルを製作したところ、デユーティ−比1 / 10
00、バイアス比1/7のマトリクス駆動時において、
10:1以上のコントラストでの表示が確認出来た。
ところでパネルの製作工程において、配向膜の形成や、
液晶材料の注入時には基板の温度を少なくとも90℃以
上に加熱する必要があるが、半導体層4を構成する砒素
とセレンの化合物について砒素の成分比が10原子%未
溝のものは、そのガラス化温度がかなり低くなることに
より熱処理時に素子が破壊された。また砒素の成分比が
85原子%では砒素の析出が見られ実用的ではなかった
。以上のことから砒素とセレンの化合物において砒素が
10原子%以上80原子%以下であれば、液晶表示用の
非直線二端子素子として満足し得る特性を備えているこ
とが確認出来た。
液晶材料の注入時には基板の温度を少なくとも90℃以
上に加熱する必要があるが、半導体層4を構成する砒素
とセレンの化合物について砒素の成分比が10原子%未
溝のものは、そのガラス化温度がかなり低くなることに
より熱処理時に素子が破壊された。また砒素の成分比が
85原子%では砒素の析出が見られ実用的ではなかった
。以上のことから砒素とセレンの化合物において砒素が
10原子%以上80原子%以下であれば、液晶表示用の
非直線二端子素子として満足し得る特性を備えているこ
とが確認出来た。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(Sto2)を被覆したもの
を、第一導体層2には約1500人の厚みのITOlま
たはチタン(Ti)の2種類を形成した。その各々につ
いて第二導体層5にテルル被膜を膜厚200人、300
人、500人、1000人、2000人、3000人、
4000人、5000人、8000人、としたものを計
9種類それぞれ蒸着した。また半導体N4は、3セレン
化2砒素(AszSex)を約2000人、絶縁体層6
は酸化イツトリウム(YzCh)を約1000人それぞ
れ蒸着した。以上のようにして得られた非直線二端子素
子の電流−電圧特性の非直線性は著しく大きく、またそ
の容量も液晶層の容量と比べて充分に小さいものであっ
た。これらの基板を用いて液晶表示パネルを製作したと
ころ、デユーティ−比1/1000.バイアス比1/7
のマトリクス駆動時において、10:1以上のコントラ
ストでの表示が確認できた。
ーダガラス上に二酸化硅素(Sto2)を被覆したもの
を、第一導体層2には約1500人の厚みのITOlま
たはチタン(Ti)の2種類を形成した。その各々につ
いて第二導体層5にテルル被膜を膜厚200人、300
人、500人、1000人、2000人、3000人、
4000人、5000人、8000人、としたものを計
9種類それぞれ蒸着した。また半導体N4は、3セレン
化2砒素(AszSex)を約2000人、絶縁体層6
は酸化イツトリウム(YzCh)を約1000人それぞ
れ蒸着した。以上のようにして得られた非直線二端子素
子の電流−電圧特性の非直線性は著しく大きく、またそ
の容量も液晶層の容量と比べて充分に小さいものであっ
た。これらの基板を用いて液晶表示パネルを製作したと
ころ、デユーティ−比1/1000.バイアス比1/7
のマトリクス駆動時において、10:1以上のコントラ
ストでの表示が確認できた。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(SiOz)を被覆したもの
を、第一導体層2には約2500人の厚みのITOlま
たはチタン(Ti)の2種類を形成した。その各々につ
いて第二導体層5にクロム(Cr)及びアルミニウム(
A1)被膜を膜厚500人、1000人、2000人と
したものを計6種類それぞれ蒸着し半導体層4は、3セ
レン比2砒素(As2Se、)を約2500人絶縁体層
6は酸化アルミニウム(AlzO3)を約1300人そ
れぞれ蒸着した。以上のようにして得られた非直線二端
子素子の電流−電圧特性の非直線性は著しく大きく、ま
たその容量も液晶層の容量と比べて充分に小さいもので
あった。これらの基板を用いて液晶表示パネルを製作し
たところ、デユーティ−比1/1000、バイアス比1
/7のマトリクス駆動時において、10:1以上のコン
トラストでの表示が確認出来た。
ーダガラス上に二酸化硅素(SiOz)を被覆したもの
を、第一導体層2には約2500人の厚みのITOlま
たはチタン(Ti)の2種類を形成した。その各々につ
いて第二導体層5にクロム(Cr)及びアルミニウム(
A1)被膜を膜厚500人、1000人、2000人と
したものを計6種類それぞれ蒸着し半導体層4は、3セ
レン比2砒素(As2Se、)を約2500人絶縁体層
6は酸化アルミニウム(AlzO3)を約1300人そ
れぞれ蒸着した。以上のようにして得られた非直線二端
子素子の電流−電圧特性の非直線性は著しく大きく、ま
たその容量も液晶層の容量と比べて充分に小さいもので
あった。これらの基板を用いて液晶表示パネルを製作し
たところ、デユーティ−比1/1000、バイアス比1
/7のマトリクス駆動時において、10:1以上のコン
トラストでの表示が確認出来た。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(SiO□)を被膜したのち
を、第一導体層2には約2000人の厚みのクロム(C
r)、アルミニウム(Al)、またはアンチモン(Sb
)を含んだ酸化5R(SnO□)を形成しポリイミド被
膜形成後、半導体層4(3セレン化2硅素(AszSe
:+))を2000人蒸着入筆二導体層5 (テルル)
を500人順に抵抗加熱法により蒸着し、その後絶縁体
層6として酸化アルミニウム(八lzO:+)を約60
0 A E B蒸着した。以上のようにして得られた非
直線二端子素子の電流−電圧特性の非直線性は著しく大
きく、またその容量も液晶層の容量と比べて充分に小さ
いものであった。これらの基板を用いて液晶表示パネル
を製作したところ、デユーティ−比1/1000、バイ
アス比1/7のマトリクス駆動時において、10:1以
上のコントラストでの表示が確認出来た。
ーダガラス上に二酸化硅素(SiO□)を被膜したのち
を、第一導体層2には約2000人の厚みのクロム(C
r)、アルミニウム(Al)、またはアンチモン(Sb
)を含んだ酸化5R(SnO□)を形成しポリイミド被
膜形成後、半導体層4(3セレン化2硅素(AszSe
:+))を2000人蒸着入筆二導体層5 (テルル)
を500人順に抵抗加熱法により蒸着し、その後絶縁体
層6として酸化アルミニウム(八lzO:+)を約60
0 A E B蒸着した。以上のようにして得られた非
直線二端子素子の電流−電圧特性の非直線性は著しく大
きく、またその容量も液晶層の容量と比べて充分に小さ
いものであった。これらの基板を用いて液晶表示パネル
を製作したところ、デユーティ−比1/1000、バイ
アス比1/7のマトリクス駆動時において、10:1以
上のコントラストでの表示が確認出来た。
本発明の他の実施例は、第1図に示した基板工には、ソ
ーダガラス上に二酸化硅素(SiO□)を被覆したもの
を、第一導体N2には約2000人の厚みのITOlま
たはチタン(Ti)の2種類を形成し、その各々につい
て半導体層4は、3セレン化2砒素(AszSe、)を
膜厚300人、500人、1000人、2000人、3
000人、4000人、5000人、6000人とした
ものを計8種類それぞれ蒸着した。
ーダガラス上に二酸化硅素(SiO□)を被覆したもの
を、第一導体N2には約2000人の厚みのITOlま
たはチタン(Ti)の2種類を形成し、その各々につい
て半導体層4は、3セレン化2砒素(AszSe、)を
膜厚300人、500人、1000人、2000人、3
000人、4000人、5000人、6000人とした
ものを計8種類それぞれ蒸着した。
第二導体層5には400人のテルル被膜を、絶縁体層6
には約700人の酸化イツトリウム(Y20w+)を形
成した。
には約700人の酸化イツトリウム(Y20w+)を形
成した。
以上のようにして得られた非直線二端子素子の電流−電
圧特性の非直線性は著しく大きく、またその容量も液晶
層の容量と比べて充分に小さいものであった。これらの
基板を用いて液晶表示パネルを製作したところ、デユー
ティ−比1/1000、バイアス比1/7のマトリクス
駆動時において、10:1以上のコントラストでの表示
が確認出来た。
圧特性の非直線性は著しく大きく、またその容量も液晶
層の容量と比べて充分に小さいものであった。これらの
基板を用いて液晶表示パネルを製作したところ、デユー
ティ−比1/1000、バイアス比1/7のマトリクス
駆動時において、10:1以上のコントラストでの表示
が確認出来た。
尚、絶縁体層は、その膜厚が2000Å以上になると駆
動電圧が高くなってしまい、300Å以下になるとピン
ホール等が発生し易(なり均一な被膜を得ることが困難
となる。従って絶縁体層の膜厚としては400人〜19
00人位が好適である。
動電圧が高くなってしまい、300Å以下になるとピン
ホール等が発生し易(なり均一な被膜を得ることが困難
となる。従って絶縁体層の膜厚としては400人〜19
00人位が好適である。
本発明実施例は半導体層及び第二導体層をバタンニング
する方法としてメタルマスクを用いる方法で実施したが
、フォトレジストを用いたリフト・オフ法を用いても、
また表示媒体として液晶組成物以外の例えば電気泳動表
示素子(EPID)、電場発光表示素子(EL)、エレ
クトロクロミック表示素子(ECD)等を用いた場合に
も同様のものが得られることはいうまでもない。
する方法としてメタルマスクを用いる方法で実施したが
、フォトレジストを用いたリフト・オフ法を用いても、
また表示媒体として液晶組成物以外の例えば電気泳動表
示素子(EPID)、電場発光表示素子(EL)、エレ
クトロクロミック表示素子(ECD)等を用いた場合に
も同様のものが得られることはいうまでもない。
発明の効果
以上のように本発明のマトリクス表示装置は、基板上に
順次間隙を有する第一導体層、ポリイミド被膜層、砒素
(As)とセレン(Se)との化合物からなる半導体層
、第二導体層、さらに絶縁体層を積層するという構成を
備えたことにより、フォトリソグラフィー工程、リフト
・オフ・プロセスを用いない簡易なプロセスで剥離等の
不良を生起しない、より安定な特性を示す非直線二端子
素子欠陥のないアレイが得られ、作業効率及び歩留りが
大幅に向上しただけでなく、表示品位の高い優れたマト
リクス表示装置を低コストで実現することが出来た。
順次間隙を有する第一導体層、ポリイミド被膜層、砒素
(As)とセレン(Se)との化合物からなる半導体層
、第二導体層、さらに絶縁体層を積層するという構成を
備えたことにより、フォトリソグラフィー工程、リフト
・オフ・プロセスを用いない簡易なプロセスで剥離等の
不良を生起しない、より安定な特性を示す非直線二端子
素子欠陥のないアレイが得られ、作業効率及び歩留りが
大幅に向上しただけでなく、表示品位の高い優れたマト
リクス表示装置を低コストで実現することが出来た。
第1図(a)は本発明による液晶表示用非直線二端の配
置図、第3図(a)及び第4図(alは従来の非直線二
端子素子の構成断面図、第3図(b)及び第4図fb)
は従来の非直線二端子素子の配置図、第5図は非直線二
端子素子付き液晶表示パネルの等価回路図、第6図は非
直線二端子素子を用いたマトリクス表示パネルの構成図
である。 1・・・・・・基板、2・・・・・・第一導体層、3・
・・・・・ポリイミド層、4・・・・・・半導体層、5
・・・・・・第二導体層、6・・・・・・絶縁体層、1
0・・・・・・引出し端子部、1)・・・・・・バス・
バー、12・・・・・・第一導体層、13・・・・・・
ポリイミド層、14・・・・・・半導体層、第二導体層
の積層、15・・・・・・絵素電極、16・・・・・・
絶縁体層。 代理人の氏名 弁理士 中尾敏男 はか1名1−m−基
板 2− 第1導体層 5− 第2導体1 6−−−絶1#、体層 凶へ 第3図 第4図
置図、第3図(a)及び第4図(alは従来の非直線二
端子素子の構成断面図、第3図(b)及び第4図fb)
は従来の非直線二端子素子の配置図、第5図は非直線二
端子素子付き液晶表示パネルの等価回路図、第6図は非
直線二端子素子を用いたマトリクス表示パネルの構成図
である。 1・・・・・・基板、2・・・・・・第一導体層、3・
・・・・・ポリイミド層、4・・・・・・半導体層、5
・・・・・・第二導体層、6・・・・・・絶縁体層、1
0・・・・・・引出し端子部、1)・・・・・・バス・
バー、12・・・・・・第一導体層、13・・・・・・
ポリイミド層、14・・・・・・半導体層、第二導体層
の積層、15・・・・・・絵素電極、16・・・・・・
絶縁体層。 代理人の氏名 弁理士 中尾敏男 はか1名1−m−基
板 2− 第1導体層 5− 第2導体1 6−−−絶1#、体層 凶へ 第3図 第4図
Claims (6)
- (1)基板上の順次間隙を有する第一導体層、前記間隙
上及び前記導体層を覆うように設けられたポリイミド被
膜層、前記ポリイミド被膜層の上に前記第一導体層の間
隙と、前記第一導体層の一部を覆うように設けられた砒
素(As)とセレン(Se)との化合物からなる半導体
層、前記半導体層の上に第二導体層、さらに絶縁体層を
積層してなるような非直線二端子素子アレイと、帯状電
極を有する第二の基板との間に表示媒体を挟み込んだこ
とを特徴とするマトリクス表示装置。 - (2)半導体層を構成する砒素とセレンの化合物につい
て、砒素の成分比が10原子%以上80原子%以下であ
ることを特徴とする特許請求の範囲第(1)項記載のマ
トリクス表示装置。 - (3)第一導体層が錫(Sn)を含んだ酸化インジウム
(In_2O_3)、アンチモン(Sb)を含んだ酸化
錫(SnO_2)、クロム(Cr)、アルミニウム(A
l)、チタン(Ti)の何れかからなることを特徴とす
る特許請求の範囲第(1)項または第2項のいずれかに
記載のマトリクス表示装置。 - (4)第二導体層がテルル(Te)、アルミニウム(A
l)、クロム(Cr)、チタン(Ti)の何れかからな
ることを特徴とする特許請求の範囲第(1)項記載のマ
トリクス表示装置。 - (5)絶縁体層は酸化イットリウム(Y_2O_3)、
及び酸化アルミニウム(Al_2O_3)の何れかから
なることを特徴とする特許請求の範囲第(1)項記載の
マトリクス表示装置。 - (6)表示媒体は液晶組成物、電気泳動表示素子、電場
発光表示素子、エレクトロクロミック表示素子の何れか
からなることを特徴とする特許請求の範囲第(1)項記
載のマトリクス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204093A JPS6358491A (ja) | 1986-08-29 | 1986-08-29 | マトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204093A JPS6358491A (ja) | 1986-08-29 | 1986-08-29 | マトリクス表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6358491A true JPS6358491A (ja) | 1988-03-14 |
Family
ID=16484671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61204093A Pending JPS6358491A (ja) | 1986-08-29 | 1986-08-29 | マトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6358491A (ja) |
-
1986
- 1986-08-29 JP JP61204093A patent/JPS6358491A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2776348B2 (ja) | 液晶表示素子 | |
| CN100355102C (zh) | 薄膜二端元件、其制造方法和液晶显示装置 | |
| JPWO1999007027A1 (ja) | 薄膜二端子素子、その製造方法及び液晶表示装置 | |
| JPS62253191A (ja) | マトリクス型表示装置 | |
| JPS6358487A (ja) | マトリクス表示装置 | |
| JPS62253190A (ja) | マトリクス表示装置 | |
| JPS63121082A (ja) | マトリクス表示装置 | |
| JPS6358489A (ja) | マトリクス表示装置 | |
| JPS63187280A (ja) | マトリクス表示装置 | |
| JPS63109492A (ja) | マトリクス表示装置 | |
| JPS62253189A (ja) | マトリクス型表示装置 | |
| JPS62253188A (ja) | マトリクス表示装置 | |
| JPS62260187A (ja) | マトリクス型表示装置 | |
| JPS62260188A (ja) | マトリクス表示装置 | |
| JPS6358488A (ja) | マトリクス表示装置 | |
| JPS63110484A (ja) | マトリクス表示装置 | |
| JPS63173027A (ja) | マトリクス表示装置 | |
| JPS63121080A (ja) | マトリクス表示装置 | |
| JPS6358490A (ja) | マトリクス表示装置 | |
| JPS63121077A (ja) | マトリクス表示装置 | |
| JPS63173026A (ja) | マトリクス表示装置 | |
| JPS63186291A (ja) | マトリクス表示装置 | |
| JPS63121079A (ja) | マトリクス表示装置 | |
| JPS63106786A (ja) | マトリクス型表示装置 | |
| JPS63187281A (ja) | マトリクス表示装置 |