JPS62253188A - マトリクス表示装置 - Google Patents

マトリクス表示装置

Info

Publication number
JPS62253188A
JPS62253188A JP61097151A JP9715186A JPS62253188A JP S62253188 A JPS62253188 A JP S62253188A JP 61097151 A JP61097151 A JP 61097151A JP 9715186 A JP9715186 A JP 9715186A JP S62253188 A JPS62253188 A JP S62253188A
Authority
JP
Japan
Prior art keywords
layer
conductor layer
display device
substrate
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61097151A
Other languages
English (en)
Inventor
菊池 伊佐子
晋吾 藤田
山添 博司
勲夫 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61097151A priority Critical patent/JPS62253188A/ja
Publication of JPS62253188A publication Critical patent/JPS62253188A/ja
Priority to US07/319,814 priority patent/US5042917A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像機器や情報機器などに用いて有効な、高コ
ントラスト等の高表示品位を有する簡易な構成の低コス
ト非直線二端子素子を用いたマトリクス表示装置に関す
るものである。
従来の技術 近年、特に液晶表示装置に代表されるマ) IJクス表
示装置は、コンピュータを中心とする情報機器分野およ
び映像機器分野において、大容量表示、特に画像表示に
向けてのアプローチが活発であり、低価格デバイスが実
現出来るディスプレイとして注目されている。非直線二
端子素子とは、電流−電圧特性が非直線性を示し、比較
的大電圧領域において近似的に定電圧特性を示すような
二端子素子をいう。以下図面を参照しながら従来の提案
された非直線二端子素子を用いた液晶表示装置の一例に
ついて説明する。
第3図(a)は非直線二端子素子(MIM素子:Met
al−Insulator−Metal素子)を各絵素
ごとに具備した液晶表示パネルの片側の基板の絵素近辺
の断面図の一例であり、第3図fblはその配置図であ
る。基板41、タンタル層42、陽極酸化タンタル層4
3、絵素電極層44、クロム層45、から非直線二端子
素子46を形成しており、バス・バー47、引出し端子
48、絵素電極層49をもって非直線二端子アレイとす
る。 〔アイトリプルイー、トランザクション、オン、
エレクトロン、デバイシズ、イーディー28巻−6号−
1981(II!EE TI?ANSACTION 0
NELECTO1iON DI!VICES、シOI7
.ED−28,N1)k6.1981))また第4図は
PINダイオードをリング状に連結し非直線二端子素子
とした例であり、第4図(alはPINダイオードの構
成断面図、第4図(blはこのPINダイオードを使っ
た液晶表示パネルの片側の基板の配置図である。第4図
(b)においてPTNダイオードは通常のPNダイオー
ド記号で示されている。基板51上には第一電極層52
、N型非晶質硅素53、■型非晶質硅素54、N型非晶
質硅素55、クロム層56、絶縁体からなる保護層57
、第二電極層58が形成されており、リング状に連結し
たI) INダイオード59、バス・バー60、絵素電
極61をもって非直線二端子アレイとする。〔テレビジ
ョン学会技術報告、昭和59年5月25日発表〕通常の
液晶表示パネルではデユーティ比が1/200程度が限
度であるが、これらの非直線抵抗素子を用いることによ
り、デユーティ比が1 /1000の高品位な液晶表示
特性を得ることが可能となる。
第5図は非直線二端子素子を用いた液晶表示パネルの等
価回路図である。このパネルが正常に動作する為には、
電流が主に非直線抵抗70、液晶層の容量73という経
路を流れる必要がある。非直線二端子素子が正常に機能
するためには、非直線抵抗並列容量71を小さくしなけ
ればならない。尚72は液晶層の抵抗、74は非直線抵
抗素子、75は液晶層を示す。
第6図は非直線二端子素子を用いたマトリクス表示パネ
ルの構成を示す図である。帯状電極を有する基板80と
、非直線二端子素子アレイ基板81のそれぞれ表示媒体
82と接する面に配向膜83を形成し、ガラスファイバ
ー或いは樹脂微粒子を散布しスペーサー84を設けた後
シール材85にて貼り合せ、スペーサー84により形成
された間隙に表示媒体82を充填しマトリクス表示装置
とする。
発明が解決しようとする問題点 非直線二端子素子を用いた例えば液晶表示装置を駆動す
るためには、非直線素子に充分な電圧を印加する必要が
ある。それには非直線素子の電気容量を液晶層の電気容
量の1/10程度以下に設計しなければならない。従来
の技術による第1のものについては、酸化タンタルの厚
みを約500人にすると闇値電圧は7〜IIVで非直線
特性も著しく好適であるが、酸化タンタルの比誘電率が
20以上あり非直線素子の電気容量が大きくなる。従っ
てデユーティが1)500〜1 /1000の高品位な
液晶表示特性を得るためにはやや不利となり、そのため
非直線素子の形状を微細にしているが、このことはアレ
イの歩留りを著しく悪化させる原因となっており、さら
に複雑で時間を要するフォトリソグラフィ一工程が少な
くとも3回以上含まれるため作業効率が悪化するだけで
なく大幅なコストアンプの原因ともなっている。また第
2のものについては、フォトリソグラフィ一工程が少な
くとも5回〜6回含まれることになり、このことは作業
効率の悪化、歩留りの悪化、さらにはコストアンプの原
因となっている。
問題点を解決するための手段 前記問題点を解決するために本発明のマトリクス表示装
置は、基板上に順次間隙を有する第一導体層、砒素(A
s)とセレン(S e)との化合物からなる半導体層、
第二導体層、さらに絶縁体層を積層するという構成を備
えたものである。
作用 本発明は前記した構成によって、基板上にパターン化さ
れた第一導体層の」二に連続蒸着により半導体層、第二
導体層を積層させることが出来、フォトリソグラフィ一
工程、リフト・オフ・プロセスの排除が可能となる。そ
のため製造工程数の削減が出来、作業効率の向上だけで
なく、歩留りの大幅な向上、及びコストの低減が望める
。また前記半導体層や前記第二導体層を数μm程度の厚
みに積んでも剥離等の不良を生起せず、歩留りの低下を
きたさない上に、第二導体層上の絶縁体層は保護膜の役
割をも果す為、導体層及び半導体層に支障を来すことな
くパネルの製造工程を経て、より安定な非直線二端子素
子イ」の表示品位の高いマトリクス表示装置の実現が可
能となる。
実施例 以下、本発明の代表的な一実施例について、図面を参照
しながら説明する。
第1図は構成断面図、第2図は基板」−の配置図を示す
。第1図において1は基板であり、基板1上に形成され
た第一導体層2をバタンニングした後、厚さ約30μm
の磁性ステンレス鋼板製の所定の穴が開けられたマスク
とアライナ−を用いて位置合せを行ない、基板裏面より
サマリウム・コバルト磁石を置いて密着させ、その後こ
れを蒸着用真空槽内に設置し、抵抗加熱法によって基板
上に半導体層3、第二導体層4を形成する。その後引出
し端子部を除く基板の全面に絶縁体層5をEB蒸着によ
り形成する。基板1は石英ガラス、ソーダガラス等、第
一導体層2は錫を含んだ酸化インジウム(■TO)、ア
ンチモンを含んだ酸化錫、クロム、アルミニウム、チタ
ン等、半導体層3は砒素とセレンとの合金からそれぞれ
形成されている。また第二導体層4はテルル、クロム、
アルミニウム等、絶縁体層5は酸化イツトリウム(Y2
O2)、酸化アルミニウム(AlZ○3)等から形成さ
れている。以上のようにして得られた非直線二端子素子
アレイと透明を有する帯状電極付基板のそれぞれの表面
に配向処理を施した後、前記2枚の基板を貼り合せてパ
ネルとし液晶を注入し液晶表示パネルとした。また第2
図falは非直線二端子素子が一段の場合、第2図tb
+は非直線二端子素子が二段の場合である。第2図にお
いて10は引出し端子部、1)はバス・バー、12は第
一導体層、13は半導体層と第二導体層の積層、14は
絵素電極、15は絶縁体層を示している。
本発明の一実施例は、第1図に示した基板1には、ソー
ダガラス上に二酸化硅素(SiO□)を被覆したものを
、第一導体層2には約2000人の厚みのITOlまた
はチタン(Ti)の2種類を形成した。その各々につい
て半導体層3は砒素とセレンの化合物で、砒素が1原子
%、5原子%、10原子%、25原子%、40原子%、
50原子%、60原子%、80原子%、85原子%の計
9種類のものをそれぞれ蒸着し、第二導体層4は厚さ約
500人のテルル被膜を形成した。また絶縁体層5は酸
化イツトリウム(yz Off )を約1500人蒸着
した。非直線二端子素子の電流−電圧特性の非直線性は
著しく大きく、またその容量も液晶層の容量と比べて充
分に小さいものであった。これらの基板を用いて液晶表
示パネルを製作したところ、デユーティ−比1 /10
00、バイアス比1/7のマトリクス駆動時において、
10:1以上のコントラストでの表示が確認出来た。
ところでパネルの製作工程において、配向膜の形成や、
液晶材料の注入時には基板の温度を少なくとも90℃以
上に加熱する必要があるが、半導体層3を構成する砒素
とセレンの化合物について砒素の成分比が10原子%未
溝のものは、そのガラス化温度がかなり低くなることに
より熱処理時に素子が破壊された。また砒素の成分比が
85原子%の素子では砒素の析出が見られ実用的ではな
かった。
以上のことから砒素とセレンの化合物において砒素が1
0原子%以上80原子%以下であれば、マトリクス表示
用の非直線二端子素子として満足し得る特性を備えてい
ることが確認出来た。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(SiOz)を被覆したもの
を、第一導体層2には約1500人の厚みのITO,ま
たはチタン(Ti)の2種類を形成した。その各々につ
いて第二導体層4にテルル被膜を膜厚200人、300
人、500人、1000人、2000人、3000人、
4000人、5000人、8000人としたものを計9
種類それぞれ蒸着した。また半導体層3は、3セレン化
2砒素(AszSe*)を約2000人、絶縁体層5は
酸化イツトリウム(Y20.)を約1000人それぞれ
蒸着した。以上のようにして得られた非直線二端子素子
の電流−電圧特性の非直線性は著しく大きく、またその
容量も液晶層の容量と比べて充分に小さいものであった
。これらの基板を用いて液晶表示パネルを製作したとこ
ろ、デユーティ−比1 /1000、バイアス比1/7
の7トリクス駆動時において、10:1以上のコントラ
ストでの表示が確認出来た。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(S i O2)を被覆した
ものを、第一導体層2には約2500人の厚みのTTO
,またはチタン(Ti)の2種類を形成した。その各々
について第二導体層4にクロム(Cr)及びアルミニウ
ム(Al)被膜を膜厚500 人、1000人、200
0人としたものを計6種類それぞれ蒸着しまた半導体層
3は、3セレン化2砒素(As2Se2)を約2500
人、絶縁体層5は酸化アルミニウム(A I z O3
)を約1200人それぞれ蒸着した。以上のようにして
得られた非直線二端子素子の電流−電圧特性の非直線性
は著しく大きく、またその容量も液晶層の容量と比べて
充分に小さいものであった。これらの基板を用いて液晶
表示パネルを製作したところ、デユーティ−比1 /1
000、バイアス比1/7のマトリクス駆動時において
、10:1以上のコントラストでの表示が確認出来た。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(Si02)を被覆したもの
を、第一導体層2には約2000人の厚みのクロム(C
r)、アルミニウム(Al)、またはアンチモン(Sb
)を含んだ酸化錫(SnO□)を形成した後半導体層3
 (3セレン化2砒素(Aszse3))を約1000
人蒸着し第二導体層4 (テルル)を約1000人に抵
抗加熱法により蒸着し、その後絶縁体層5として酸化ア
ルミニウム(A I z O3)を約900AEB蒸着
した。以上のようにして得られた非直線二端子素子の電
流−電圧特性の非直線性は著しく大きく、またその容量
も液晶層の容量と比べて充分に小さいものであった。こ
れらの基板を用いて液晶表示パネルを製作したところ、
デユーティ−比1 /1000.バイアス比1/7のマ
トリクス駆動時において、10:1以上のコントラスト
での表示が確認出来た。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(Sing)を被覆したもの
を、第一導体層2には約2000人の厚みのITOlま
たはチタン(Ti)の2種類を形成し、その各々につい
て半導体層3は、3セレン化2砒素(Asz Se、、
)を膜厚300人、500人、1000人、2000人
、3000人、4000人、5000人、6000人と
したものを計8種類それぞれ蒸着した。
第二導体層4には約400人のテルル被膜を、絶縁体層
5には約500人の酸化イツトリウム(Y203 )を
形成した。以上のようにして得られた非直線二端子素子
の電流−電圧特性の非直線性は著しく大きく、またその
容量も液晶層の容量と比べて充分に小さいものであった
。これらの基板を用いて液晶表示パネルを製作したとこ
ろ、デユーティ−比1 /1000、バイアス比1/7
のマトリクス駆動時において、10:1以上のコントラ
ストでの表示が確認出来た。尚絶縁体層は、その膜厚が
200oÅ以上になると駆動電圧が高くなってしまい、
300Å以下になるとピンホール等が発生し易くなり均
一な被膜を得ることが困難となる。従って絶縁体層の膜
厚としては400人〜1900人位が好適である。
本発明実施例は半導体層及び第二導体層をパタンニング
する方法としてメタルマスクを用いる方法で実施したが
、フォトレジストを用いたリフト・オフ法を用いても、
また表示媒体として液晶組成物以外の例えば電気泳動表
示素子(EPID)、電場発光表示素子(EL)、エレ
クトロクロミ・ツク表示素子(ECD)等を用いた場合
にも同様のものが得られることはいうまでもない。
発明の効果 以上のように本発明のマトリクス表示装置は、基板上に
順次間隙を有する第一導体層、砒素(As)とセレン(
Se)との化合物からなる半導体層、第二導体層、さら
に絶縁体層を積層するという構成を備えたことにより、
フォトリソグラフィ一工程、リフト・オフ・プロセスを
用いない簡易なプロセスで剥離等の不良を生起しない、
より安定な特性を示すマトリクス表示用非直線二端子ア
レイが得られ、作業効率及び歩留りが大幅に向上しただ
けでなく、表示品位の高いマトリクス表示装置を低コス
トで実現することが出来た。
【図面の簡単な説明】
第1図(alは本発明による液晶表示用非直線二端子素
子の配置図である。第3図(al及び第4図(81は従
来の非直線二端子素子の構成断面図、第3図(tl)及
び第4図(blは従来の非直線二端子素子の配置図であ
る。第5図は非直線二端子素子付き液晶表示パネルの等
価回路図である。第6図は非直線二端子素子を用いたマ
トリクス表示パネルの構成図である。 1・・・・・・基板、2・・・・・・第一導体層、3・
・・・・・半導体層、4・・・・・・第二導体層、5・
・・・・・絶縁体層、10・・・・・・引出し端子部、
1)・・・・・・バス・バー、12・・・・・・第一導
体層、13・・・・・・半導体層、第二導体層の積層、
14・・・・・・絵素電極、15・・・・・・絶縁体層
。 代理人の氏名 弁理士 中尾敏男 はか1名区    
 寸 も 城   − Q−〜リ 廿り \KS−、N+−N・               
寸転  宅 り          外  〜 第4図 (α) (b) 、ト一 第5図 1 図

Claims (6)

    【特許請求の範囲】
  1. (1)基板上に順次間隙を有する第一導体層、前記第一
    導体層の間隙と、前記第一導体層の一部を覆うように設
    けられた砒素(As)とセレン(Se)との化合物から
    なる半導体層、前記半導体層の上に第二導体層、さらに
    絶縁体層を積層してなるような非直線二端子素子アレイ
    と、帯状電極を有する第二の基板との間に表示媒体を挾
    み込んだことを特徴とするマトリクス表示装置。
  2. (2)半導体層を構成する砒素とセレンの化合物につい
    て、砒素の成分比が10原子%以上80原子%以下であ
    ることを特徴とする特許請求の範囲第(1)項記載のマ
    トリクス表示装置。
  3. (3)第一導体層が錫(Sn)を含んだ酸化インジウム
    (In_2O_3)、アンチモン(Sb)を含んだ酸化
    錫(SnO_2)、クロム(Cr)、アルミニウム(A
    l)、チタン(Ti)の何れかからなることを特徴とす
    る特許請求の範囲第(1)項または第(2)項のいずれ
    かに記載のマトリクス表示装置。
  4. (4)第二導体層がテルル(Te)、アルミニウム(A
    l)、クロム(Cr)、チタン(Ti)の何れかからな
    ることを特徴とする特許請求の範囲第(1)項、第(2
    )項または第(3)項のいずれかに記載のマトリクス表
    示装置。
  5. (5)絶縁体層は酸化イットリウム(Y_2O_3)及
    び酸化アルミニウム(Al_2O_3)の何れかからな
    ることを特徴とする特許請求の範囲第(1)項、第(2
    )項、第(3)項または第(4)項のいずれかに記載の
    マトリクス表示装置。
  6. (6)表示媒体は液晶組成物、電気泳動表示素子、電場
    発光表示素子、エレクトロクロミック表示素子の何れか
    からなることを特徴とする特許請求の範囲第(1)項、
    第(2)項、第(3)項、第(4)項または第(5)項
    のいずれかに記載のマトリクス表示装置。
JP61097151A 1986-04-25 1986-04-25 マトリクス表示装置 Pending JPS62253188A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61097151A JPS62253188A (ja) 1986-04-25 1986-04-25 マトリクス表示装置
US07/319,814 US5042917A (en) 1986-04-25 1989-03-07 Liquid crystal matrix display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61097151A JPS62253188A (ja) 1986-04-25 1986-04-25 マトリクス表示装置

Publications (1)

Publication Number Publication Date
JPS62253188A true JPS62253188A (ja) 1987-11-04

Family

ID=14184568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61097151A Pending JPS62253188A (ja) 1986-04-25 1986-04-25 マトリクス表示装置

Country Status (1)

Country Link
JP (1) JPS62253188A (ja)

Similar Documents

Publication Publication Date Title
CN100355102C (zh) 薄膜二端元件、其制造方法和液晶显示装置
JPS62253188A (ja) マトリクス表示装置
JPS62253191A (ja) マトリクス型表示装置
JPS6358487A (ja) マトリクス表示装置
JPS62253190A (ja) マトリクス表示装置
JPS6358491A (ja) マトリクス表示装置
JPS62260188A (ja) マトリクス表示装置
JPS63121082A (ja) マトリクス表示装置
JPH0736065B2 (ja) 大型表示パネル基板の製造法
JPS62253189A (ja) マトリクス型表示装置
JPS63109492A (ja) マトリクス表示装置
JPS63121079A (ja) マトリクス表示装置
JPS6358489A (ja) マトリクス表示装置
JPS63110484A (ja) マトリクス表示装置
JPS6358490A (ja) マトリクス表示装置
JPS63187280A (ja) マトリクス表示装置
JPS6358488A (ja) マトリクス表示装置
JPS62260187A (ja) マトリクス型表示装置
JPS63121077A (ja) マトリクス表示装置
JPS63173027A (ja) マトリクス表示装置
JPS63173021A (ja) マトリクス表示装置
JPS63106786A (ja) マトリクス型表示装置
JPS63121080A (ja) マトリクス表示装置
JPS63186291A (ja) マトリクス表示装置
JPS63121081A (ja) マトリクス表示装置