JPS6358524A

JPS6358524A - 携帯可能電子装置

Info

Publication number: JPS6358524A
Application number: JP61203360A
Authority: JP
Inventors: Kiyoyoshi Nara; 精悦奈良
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-08-29
Filing date: 1986-08-29
Publication date: 1988-03-14
Anticipated expiration: 2010-05-17
Also published as: JPH0746294B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、たとえばＣＰＵ、データメモリ、内部バッ
テリなどを内蔵し、電卓、時刻などのカード単体で用い
たり、端末機に挿入することにより用いる多機能のＩＣ
カードなどの携帯可能媒体に関する。

（従来の技術）従来、データを書込むメモリカードとしてＩＣカードが
開発され、実用化されている。このＩＣカードにおいて
、セントラル・プロセッシング・ユニット（ＣＰＵ）の
駆動クロックは、１種類の発振器で駆動している。これ
らのカードは、ＣＰＵのクロックを常時発振しているも
のもあるが、内部バッテリの消費電流を考えて、発振回
路を停止しているのがはとｌνどである。

また、一端停止した発振回路を再起動する場合、カード
のキーボード上に特別の電源オンスイッチ、または相当
のキーを設け、−旦オンするとタイムオーバあるいはオ
フキーを押すまで、発振回路は動作中である。

ところが、上記のようなものでは、キーの数が増加する
という欠点があった。また、消費電流も完全に軽減した
ものとはなっていない。

（発明が解決しようとする問題点）上記のように完全に省消費動作ではなく、発振回路の立
上がり速度をカバーするために、特別なキーが必要であ
るという欠点を除去するもので、特別なキーを設けずに
、動作中の待ち時間を発振回路を停止して完全なる省消
費で動作させることができる携帯可能媒体を提供するこ
とにある。

［発明の構成］（問題点を解決するための手段）この発明の携帯可能媒体は、制御素子を有し、内部に設
けられたＮ源により動作を行うものにおいて、低周波の
クロックを常時発生する第１のクロック発生手段、高周
波のクロックを発生する第２のクロック発生手段、およ
び上記制御素子の起動時、上記第１のクロック発生手段
からの低周波のクロックを用いて制御素子の動作を行な
うとともに、上記第２のクロック発生手段によるクロッ
クの発生を開始し、所定時間経過後、上記第２のクロッ
ク発生手段から発生される安定した高周波のクロックを
用いて制御素子の動作を行なう制御手段から構成される
ものである。

（作用）この発明は、制御素子を停止状態から解除し、動作を再
開する場合、第２のクロック発生手段による高周波のク
ロックの発振を開始し、この発振によりクロックが安定
するまで、第１のクロック発生手段による時計用の低周
波のクロックで制御素子を動作させ、上記第２のクロッ
ク発生手段のクロックが安定したら、クロックを切換え
、処理を紐付し、また再度キー入力持ちなどのときは、
即発撮を停止し、上記第２のクロック発生手段を停止状
態とするようにしたものである。

（実論例）以下、この発明の一実施例について、図面を参照して説
明する。

第２図において、１０は携帯可能媒体としてのＩＣカー
ドであり、種々の機能を有する多機能カードである。た
とえば、後述する端末機を用いて使用するオンライン機
能、ＩＣカード１０が単体で動作するオフライン機能、
および時計のみをカウントしている持ち状態を有してい
る。

上記オフライン機能としては、電卓として使用できる電
卓モード、利用者により用いられている時計による時刻
を表示する時刻表示モード、住所、氏名、電話番号等を
登録したり、読出したりする電子帳モード、あるいはｔ
Ｃカード１０をクレジットカードとして利用する買物モ
ードなどとなっている。

上記ＩＣカード１ｏの表面にはカードの規格にありた位
置に配置されたコンタクト部１１．２゜キーからなるキ
ーボード部１２、このキーボード部１２の上面に配置さ
れ、液晶表示素子で形成される表示部１３、および磁気
発生部材１４が設けられている。

上記コンタクト部１１は、たとえば複数の端子１１ａ〜
１１ｈによって構成されている。上記端子１１ａは動作
用の電８！電圧（＋５Ｖ、Ｖｃｃ）用、端子１１ｂは接
地用、端子１１ＣはりＯツク信号用、端子１１ｄはリセ
ット信号用、端子１１６〜１１ｈはデータ入出力用とな
っている。

上記キーボード部１２は処理モードを指定するモードキ
ー（Ｍｌ、Ｍ２、Ｍ３、Ｍ４）１２ａ、テンキー１２ｂ
１および４則演算キー（ファンクションキー）１２Ｃに
よって構成されている。

上記モードキー１２ａは、オフライン時、つまりＩＣカ
ード１０のみで処理を行う時、電卓モード（Ｍｌ）、時
刻表示モード（Ｍ２）、電子通帳モード（Ｍ３）、ある
いは買物モード（〜１４）に対する動作を選択するよう
になっている。

上記表示部１３は、１桁が５ｘ７のドツトマトリクスで
、１６桁表示となっている。

上記磁気発生部材１４は、図示しない読取側の磁気カー
ドリーダ（磁気ヘッド）のトランク位置に合せて、ＩＣ
カード１０の内部に埋設されている。

第３図はＩＣカード１０を扱う端末機たとえばパーソナ
ルコンピュータ等に用いられるＩＣカード読取書込部１
６の外観を示すものである。すなわち、カード挿入口１
７から挿入されたＩＣカード１０におけるコンタクト部
１１と接続することにより、ＩＣカード１０におけるメ
モリのデータを読取ったり、あるいはメモリ内にデータ
を書込むものである。・上記ＩＣカード読取棗込部１６は、パーソナルコンピュ
ータの本体く図示しない）とケーブルによって接続され
るようになっている。

また、上記ＩＣカード１ｏの電気回路は、第４図に示す
ように構成されている。すなわち、上記コンタクト部１
１、通信制御回路２１、リセット制御回路２２、電源制
御回路２３、たとえば３ボルトの内部バッテリ（１！源
）２５、この内部バッテリ２５の電圧値が規定以上であ
るか否かをチェックするバッテリチェック回路２４、ク
ロック制御回路２６．１ＭＨ２の発振周波数の信号を出
力する発振器２７、制御用のＣＰＵ　（セントラル・プ
ロセッシング・ユニット）２８、υＩｔｉｌプログラム
が記録されているプログラムＲＯＭ２９、プログラムワ
ーキング用メモリ３０、暗証番号（たとえば４桁）、お
よびデータなどが記録され、ＰＲＯＭで構成されるデー
タメモリ３１、処理動作中の計時用に用いるタイマ３２
、カレンダ回路３３、常時、３２．７６８ＫＨ２（７）
ＲｍＪＩＨ（低周波）の信号を出力している発振器（第
１のクロック発生回路）３４、表示部制御回路３５、上
記表示部１３を駆動する表示部ドライバ３６、上記キー
ボード部１２のキー入力回路としてのキーボードインタ
ーフェイス３日、および上記磁気発生部材１４を制御す
る磁気発生部材制御回路４０によって構成されている。

上記通信制御回路２１、ＣＰＵ２８、ＲＯＭ　２９、プログラムワーキング用メモリ３０、デ
ータメモリ３１、タイマ３２、カレンダ回路３３、表示
部制御回路３５、キーボードインターフェイス３８、お
よび上記磁気発生部材１４を制御する磁気発生部材制御
回路４０は、データバス２０によって接続されるように
なっている。

上記通信制御回路２１は、受信時つまり上記端末様１６
からコンタクト部１１を介して供給されたシリアルの入
出力信号を、パラレルのデータに変換してデータバス２
０に出力し、送信時つまり一データパス２ｏから供給されたパラレルのデータを。

シリアルの入出力信号に変換してコンタクト部１１を介
して端末１１６に出力するようになっている。この場合
、その変換のフォーマット内容は、上記端末Ｆ３１６と
、ＩＣカード１０とで定められている。

リセット制御回路２２は、オンラインになった際、リセ
ット信号を発生し、ＣＰＵ２８の起動を行うようになっ
ている。

上記Ｎ源制御回路２３は、オンラインとなった際、所定
時間経過後に、内部バッテリ２５による駆動から外部電
源駆動に切換え、オフラインとなった際、つまり外部電
圧が低下した際、外部電源による駆動から内部バッテリ
２５による駆動に切換えるものである。

上記クロック制御回路２６は、内部バッテリ２５でカー
ド動作を行うオフラインモードにおいて、スタンバイ時
、つまりキー入力待１時、後述する１ＭＨ２の発掘周波
数（高周波）の信号を出力する発振回路（第２のクロッ
ク発生回路）６７を停止し、またＣＰＵ２８へのクロッ
クの供給も停止し、完全なる停止状態で待１するもので
ある。

また、上記クロック制御回路２６は、停止状態からの発
振回路６７の再起動時、安定発振が行われるまでの５０
０〜６００ｍ５ｅｃの間、時計用クロックをＣＰＵ２８
用のクロックとして出力し、第１人カキ−の処理を行わ
せるようになっている。

さらに、上記クロック制御回路２６は、オンラインとな
った際、つまりリセット信号が供給された際、安定発振
が行われるまでの５００〜６００ｍ５ｅｃの間、時計用
クロックをＣＰＵ２８用のクロックとして出力し、その
後１ＭＨ２のクロックを出力するようになっている。

上記カレンダ回路３３は、カードの保持者が自由に設定
変更可能な表示用の時計と、たとえば世界の標準時間を
カードの発行時にセットし、その後、変更不可能な取引
用の時計とを有している。

上記表示部制御回路３５は、上記ＣＰＵ２８から供給さ
れる表示データを内部のＲＯＭで構成されるキャラクタ
ジェネレータ（図示しない）を用いて文字パターンに変
換し、表示部ドライバ３６を用いて表示部１３で表示す
るものである。

上記キーボードインターフェイス３８は、キーボード部
１２で入力されたキーに対応するキー入力信号に変換し
てＣＰＵ２８に出力するものである。

上記磁気発生部材制御回路４０は、買物モードが指定さ
れている際に、データバス２０を介して供給されるデー
タおよび読取装置が手動式読取りか自動式読取りかに対
応した駆動レートに応じて、上記磁気発生部材１４を駆
動制御して磁気情報を出力することにより、従来の磁気
ストライブが存在しているのと同じ状態にしているもの
である。

上記電源制御回路２３について、第５図を用いて詳細に
説明する。すなわち、インバータ回路５１．５４．５５
、カウンタ５２、Ｄ形フリップフロップ回路（ＦＦ回路
）５３、ＭＯＳＦＥＴで構成される半導体スイッチ５６
．５８、ダイオード５７、および内部バッテリ２５によ
って構成されている。

上記カウンタ５２の計数値は、外部ＮＷＡのチャタリン
グの影響を受けない値となっている。上記ダイオード５
７は、電源電圧Ｖｏｕｔの保護用であり、外部からの電
源電圧Ｖｃｃの低下時、半導体スイッチ５６がオンする
前に、電ｉｌＩ！電圧Ｖｃｃがメモリの駆動電圧より低
下した場合でも、ｍａ電圧■ｏｕｔが低下しないように
、内部バッテリ２５で保護しているものである。

このような構成おいて、第５図に示すタイミングチャー
トを参照しつつ動作を説明する。すなわち、ＩＣカード
１０が上記端末ｔ１１６とコンタクト部１１で接続され
ていない場合、半導体スイッチ５６がオンしているので
、内部バッテリ２５の電源電圧が半導体スイッチ５６を
介して電源制御回路２２の出力ＶＯＵｔとして各部に印
加される。

また、ＩＣカード１０が上記端末ｌ１１６とコンタクト
部１１で接続された場合、外部からのｍｓ電圧ＶＣＣが
半導体スイッチ５８のゲートに供給、されるとともに、
クロック信号ＣＬＫがインバータ回路５１を介してカウ
ンタ５２のクロック端子ｃｋに供給される。これにより
、カウンタ５２は計数を開始し、このカウンタ５２の値
が所定値となった時、出力端Ｑｎの出力により、ＦＦ回
路５３をセットする。このＦＦ回路５３のセット出力Ｑ
により、半導体スイッチ５８のゲートに“０“信号が供
給され、半導体スイッチ５６のゲートに“１“信号が供
給され、半導体スイッチ５８がオンし、半導体スイッチ
５６がオフする。

したがって、外部からの電ｉＩ！電圧Ｖｃｃが半導体ス
イッチ５８を介して電源制御回路２２の出力ｖｏｕｔと
して各部に印加される。

なお、オンライン状態からオフライン状態に戻る時、外
部か’３Ｍｔ源電圧ＶＣＣが低下したとき、リセット制
御回路２２からリセット信号が出力される。これにより
、そのリセット信号により１．カウンタ５２、ＦＦ回路
５３がリセットされる。すると、半導体スイッチ５８の
ゲートに“１゛信号が供給され、半導体スイッチ５６の
ゲートに“Ｏ“信号が供給され、半導体スイッチ５８が
オフし、半導体スイッチ５６がオンする。したがって、
内部バッテリ２５の電ｍ電圧が半導体スイッチ５６を介
して電源制御回路２２の出力Ｖｏｕｔとして各部に印加
される。

上記クロック制御回路２６について、第１図を用いて詳
細に説明する。すなわち、上記ＣＰＵ２８からの停止信
号ＨＡＬＴはＦＦ回路６２のクロック入力端Ｃｋに供給
される。このＦＦ回路６２のセット出力は、ＦＦ回路６
３のデ−タ入力端りに供給され、このＦＦ回路６３のク
ロック入力端ｃｋには上記ＣＰＵ２８からのマシンサイ
クル信号Ｍ１が供給される。上記ＦＦ回路６２．６３は
停止モードタイミング用となっている。上記ＦＦ回路６
３のセット出力は、ＦＦ回路６４のデータ入力端りに供
給され、このＦＦ回路６４のクロック入力端ｃｋには上
記カレンダ回路３３からの３２．７６３ＫＨ２の時計用
のクロックが供給される。上記ＦＦ回路６４のリセット
出力は、ＦＦ回路６５のデータ入力端りに供給され、こ
のＦＦ回路６５のクロック入力ｌｃｋには上記カレンダ
回路３３からの３２．７６３ＫＨ２の時計用のクロック
が供給される。上記ＦＦ回路６５はクロック発振停止用
となっている。上記ＦＦ回路６５のセット出力は、ナン
ド回路６６の一端に供給され、このナンド回路６６の出
力端と他端との間には発振回路６７が接続されている。

また、上記ＣＰＵ２８からのキー入力割込み信号、およ
び上記リセット制御回路２２からのリセット信号は、オ
ア回路６１を介して上記ＦＦ回路６２．６３．６４のリ
セット入力端Ｒに供給されるとともに、上記ＦＦ回路６
５のセット入力端Ｓに供給される。

上記発振回路６７は、上記ＩＭＨ２の発振周波数を有す
る発撮器２７、抵抗６８、コンデンサ７０．７１によっ
て構成されている。

上記ナンド回路６６の出力は、インバータ回路７２を介
してＦＦ回路７４のクロック入力端ｃｋに供給され、ま
たインバータ回路７２．７３を介してナンド回路７５の
一端に供給される。

また、上記リセット制御回路２２からのリセット信号は
ＦＦ回路７６のセット入力端Ｓに供給され、このＦＦ回
路７６のクロック入力端Ｃｋには後述するオア回路８４
の出力が供給されている。

また、上記ＦＦ回路７６のデータ入力端Ｄ１リセット入
力端Ｒには、上記ＣＰＵ２８からのクロック選択信号が
供給されている。上記ＦＦ回路７６のセット出力はＦＦ
回路７７のデータ入力端りに供給され、このＦＦ回路７
７のクロック入力端ｃｋには上記カレンダ回路３３から
の３２゜７６３ＫＨ２の時計用のクロックが供給される
。

上記ＦＦ回路７７のセット出力はナンド回路７９の一端
に供給され、このナンド回路７９の他端には上記カレン
ダ回路３３からの３２．７６３ＫＨ２の時計用のクロッ
クがインバータ回路７８を介して供給される。上記ナン
ド回路７つの出力はナンド回路８０の一端に供給される
。

また、上記ＦＦ回路７７のリセット出力は上記ＦＦ回路
７４のデータ入力端りに供給され、このＦＦ回路７４の
セット出力はナンド回路７５の他端に供給される。上記
ＦＦ回路７４はクロック切換用となっている。

上記ナンド回路７５．７９の出力がナンド回路８０に供
給され、このナンド回路８０の出力はＦＦ回路８１．８
３のクロック入力端ｃｋに供給され、上記ＦＦ回路８１
のデータ入力端には上記ＦＦ回路６３のセット出力がイ
ンバータ回路８２を介して供給される。

上記ＦＦ回路８１のセット出力、および上記ＦＦｌ路８
３のリセット出力はオア回路８４を介して上記ＦＦ回路
７６のクロック入力端ｃｋに出力する。

また、上記ＦＦ回路８３のセット出力はナンド回路８６
の一端に供給され、このナンド回路８６の他端には上記
アンド回路８０の出力がインバータ回路８５を介して供
給される。上記ナンド回路８６の出力は、クロック信号
として上記ＣＰｔＪ２８へ出力されるようになっている
。

このような構成において動作を説明する。まず、停止状
態について説明する。すなわち、上記ＣＰｔＪ２８から
クロック選択信号として′１゛が供給されている。これ
により、ＦＦ回路アロ、７７がセットしている。これに
より、時計用クロック（３２，７６８ＫＨ２）　はイン
バータ回路７８、ナンド回路７９．８０を介して、ＦＦ
回路８Ｌ　８２、およびインバータ回路８５に導かれて
いる。

次に、停止状態からの再起動について説明する。

すなわち、上記ＣＰｔｊ２８からキー人カ割込み信号が
供給される。するとＦＦ回路６２．６３、６４がリセッ
トし、ＦＦ回路６５がセットする。

このＦＦ回路６５のセット出力により発振回路６７をイ
ネーブル状態とする。これにより、発振回路６７は発振
を再開する。

また、上記ＦＦ回路６３のリセットにより、ＦＦ回路８
１のデータ入力端りには１“が供給されている。これに
より、上記ナンド回路８０の出力により、ＦＦ回路８１
．８３がセットし、ナンド回路８６のゲートを開く。し
たがって、インバータ回路８５からの時計用クロックが
ナンド回路８６を介してＣＰＵ２８に出力されている。

このとき、発振回路６７が安定発振するまで、通常５０
０〜６００ｍ５ｅｃ必要となっている。

これにより、ＣＰＵ２８は、キー入力ｔ１込み信号を出
力してから、５００〜６００ｍ５ｅＣ後に、クロック選
択信号として“０゛をＦＦ回路７６のデータ入力端りに
供給する。これにより、ＦＦ回路７６．７７がリセット
し、ＦＦ回路７７のリセット出力つまり“１“信号がＦ
Ｆ回路７４のデータ入力端りに供給される。

またこのとき、発振回路６７によるクロック（ＩＭＨ２
）がインバータ回路７２を介してＦＦ回路７４のクロッ
ク入力端に供給されている。

したがって、ＦＦ回路７４がセットし、このセット出力
によりナンド回路７５のゲートが開く。

この結果、発振回路６７によるクロック（１ＭＨ２）は
、インバータ回路７２．７３、ナンド回路７５．８０．
インバータ回路８５、およびナンド回路８６を順次介し
てＣＰＵ２８に出力されている。

これにより、りＯツク選択信号を“Ｏ“とすることによ
り、ＦＦ回路７４で同期がとられ、時計用りＯツクから
高速処理用クロックに切替わるようになっている。

次に、処理を終了し、停止状態（スタンバイ状態）とす
る場合について説明する。すなわち、クロック選択信号
を“１“とすることにより、ＦＦ回路７６．７７がセッ
トし、ＦＦ回路７７のセット出力つまり１“信号がナン
ド回路７９に供給され、ナンド回路７９のゲートが開い
ている。したがって、時計用クロックは、インバータ回
路７８、ナンド回路７９．８０．インバータ回路８５、
およびナンド回路８６を順次介してＣＰＵ２８に出力さ
れる。

この結果、再び時計用クロックがＣＰＵ２８に出力され
る。

ついで、ＣＰＵ２８から停止信号がＦＦ回路６２のデー
タ入力端りに供給される。すると、ＦＦ回路６２がセッ
トし、このセット出力がＦＦ回路６３のデータ入力１０
に供給される。そして、ＣＰＵ２８からのマシンサイク
ル信号Ｍ１により、ＦＦ回路６３がセットし、ＦＦ回路
８１のデータ入力端りに“Ｏ“信号が供給される。これ
により、ＦＦ回路６３のセット出力をＦＦ回路８１．８
３で２パルス分送らせた後、ナンド回路８６のゲートを
閉じることにより、ＣＰＬＩ２８へのクロックの出力を
停止する。これにより、ＣＰＵ２８を停止状態としてい
る。

また、上記ＦＦ回路６３のセット出力はＦＦ回路６４．
６５で２パルス分送らせた後、ナンド回路６６のゲート
を閉じることにより、発振回路６７による発振を停止し
ている。

これにより、上記ＣＰｔＪ２８へのクロックの出力を停
止した後、発振回路６７を停止している。

このように、上記クロック制御回路２６は、発振器２７
による水晶の発振の立上がりをカバーするために、時計
用クロックと１ＭＨ２用クロツクロック果的に切換える
ようにしている。

上記カレンダ回路３３について、第７図を用いて詳細に
説明する。すなわち、３２．７６８ＫＨ２の発振器３４
の発振出力を分周することにより、１秒ごとの信号を出
力端ａ、ｂから出力する分周回路９１、この分周回路９
１の出力端ａからの信号を計数することにより、１０秒
ごとに信号を出力するカウンタ９２、このカウンタ９２
からの信号を計数することにより、６０秒つまり１分ご
とに信号を出力するカウンタ９３、このカウンタ９３か
らの信号を計数することにより、１０分ごとに信号を出
力するカウンタ９４、このカウンタ９４からの信号を計
数することにより、６０分つまり１時間ごとに信号を出
力するカウンタ９５、このカウンタ９５からの信号を計
数することにより、２４時間つまり１日ごとに信号を出
力するカウンタ９６、上記分周回路９１の出力１ｂから
の信号を計数することにより、１０秒ごとに信号を出力
するカウンタ９７、このカウンタ９７からの信号を計数
することにより、６０秒つまり１分ごとに信号を出゛力
するカウンタ９８、このカウンタ９８からの信号を計数
することにより、１０分ごとに信号を出力するカウンタ
９９、このカウンタ９９からの信号を計数することによ
り、６０分つまり１時間ごとに信号を出力するカウンタ
１００、このカウンタ１ｏ○からの信号を計数すること
により、２４時間つまり１日ごとに信号を出力するカウ
ンタ１０１から構成されている。

ここに、上記カウンタ９２〜９６により秒、分、時を計
数する取引用の時計が構成され、上記カウンタ９７〜１
０１により秒、分、時を計数する表示用の時計が構成さ
れている。年月日および曜日は、２４時間ごとのカウン
タ９６．１０１からの信号により、上記ＣＰＬＩ２８へ
割込み要求を出力する。これにより、ＣＰｔＪ２８はデ
ータメモリ３１を用いて対応するエリアの年月日および
曜日を更新する。また、２つの時計は、第８図に示すよ
うに、基準となる１秒のクロックの位相をずらしている
ため、同時に割込みが発生しないようになっている。

上記磁気発生部材制御回路４０について、第９図を用い
て詳細に説明する。すなわち、上記ＣＰＵ２８からデー
タバス２０を介して供給されるコマンドデータはコマン
ド用のＦＦ回路１１０に供給される。このＦＦ回路１１
０は４つのＦＦ回路からなり、データバス２０から供給
されるコマンドデータに応じて、出力端１１０ａから第
１トラツクに対する駆動レートに対応したクロック選択
信号、出力端１１０ｂからスタート信号、あるいは出力
端１１０Ｃから第２トラツクに対する駆動レートに対応
したクロック選択信号、出力端１１０ｄからスタート信
号を出力するものである。

上記ＦＦ回路１１０のクロック入力端ｃｐには、上記Ｃ
ＰＵ２８からのコマンドライトスタート信号が供給され
ている。上記駆動レートに対応したクロック選択信号は
、端末機の種類が手動式読取りか自動式読取りかを示す
ものである。

上記ＦＦ回路１１０の出力端１１０ａから出力されるク
ロック選択信号は、選択回路１１１の入力端Ｓに供給さ
れる。この選択回路１１１の入力端Ａには図示しない発
振器から周波数が８ＫＨ２の信号が供給され、入力端Ｂ
には図示しない発振器から周波数が４ＫＨ２の信号が供
給されている。

上記選択回路１１１は、上記ＦＦ回路１１０からのクロ
ック選択信号に応じて、端末機の種類が手動式読取りの
場合、入力端Ａの信号を選択し、出力端Ｙから出力し、
端末四の種類が自動式読取りの場合、入力端Ｂの信号を
選択し、出力ｎＡＹから出力するようになっている。

上記ＦＦ回路１１０の出力ＯＮ　１１０　ｂから出力さ
れるスタート信号、および上記選択回路１１１の出力は
、タイミング回路１１２に供給される。

このタイミング回路１１２は、７進クロツタを発生し、
パラレル／シリアル変換回路１１５のクロック入力端Ｃ
ｐに供給ｄ１最初のクロックをロード信号としてパラレ
ル／シリアル変換回路１１５のロード入力端りに供給す
る。また、上記タイミング回路１１２は、データ゛０“
用クロック、データ″１“用クロックを選択回路１１６
に供給している。

また、上記ＣＰＵ２８からデータバス２０を介して供給
される磁気データはデータラッチ回路１１３に供給され
、このデータラッチ回路１１３には、ＣＰＩＪ２８から
データライトスタート信号が供給されている。上記デー
タラッチ回路１１３は、ＣＰＵ２８からデータライトス
タート信号が供給された際、上記データバス２０から供
給される７ビツトずつの磁気データをラッチするもので
ある。

上記データラッチ回路１１３にラッチされたデータは７
ビツト用のパラレル／シリアル変換回路１１５のデータ
入力端ＩＮに供給される。上記パラレル／シリアル変換
回路１１５は、供給されるロード信号により、上記デー
タラッチ回路１１３からのデータをロードし、このロー
ドされたデータを順にシフトし、１ビツトずつの信号（
１“信号あるいは“０“信号）に変換して出力するよう
になっている。

上記パラレル／シリアル変換回路１１５の出力は、選択
回路１１６の入力端Ｓに供給される。この選択回路１１
６は、入力端Ｓに１“信号が供給された場合、上記タイ
ミング回路１１２から供給されるデータ“１“用クロッ
クを選択して出力し、入力端Ｓに“Ｏ“信号が供給され
た場合、上記タイミング回路１１２から供給されるデー
タ“０“用クロックを選択して出力するようになってい
る。上記選択回路１１６の出力はＪ−ＫＦＦ回路１１７
に供給され、このＪ−ＫＦＦ回路１１７のセット出力、
リセット出力はドライバ１１８に供給されるようになっ
ている。

このドライバ１１８は、上記ＦＦ回路１１７からの信号
に応じて磁気発生部材４１ａを駆動することにより、磁
界を発生しているものである。たとえば、上記ＦＦ回路
１１７がセットされている場合、矢印Ｃに示すような磁
界を発生し、リセットされている場合、矢印ｄに示すよ
うな磁界を発生するようになっている。

なお、上記磁気発生部材制御回路４０における、要部の
タイミングチャートは第１０図に示すようになっている
。

上記選択回路１１６において、第１１図に示すように、
データ“１“と０“に対して、クロックのサイクルが、
１：２の比率となっている。このクロックでＪ−ＫＦＦ
回路１１７を反転モードで動かすことにより、磁気デー
タとして必要なフォーマットの“１“、“０“信号が得
られ、磁気発生部材４１ａを駆動するようになっている
。

また、上記ＣＰｔＪ２８からのデータライトスタート信
号はインバートされて空検知用のＦＦ回路１１４のセッ
ト入力端に供給され、このＦＦ回路１１４のリセット入
力端には、上記タイミング回路１１２からの最初のクロ
ックがインバートされて供給されている。これにより、
上記データラッチ回路１１３のデータが１１５にロード
された場合、ＦＦ回路１１４がセットし、このＦＦ回路
１１４のセット出力つまりバッファエンプティ信号が上
記ＣＰＵ２８に供給される。

これにより、上記ＣＰＵ２８は、次のデータセット可能
状態であると判断し、次のデータをデータラッチ回路１
１３に出力する。このように、ＣＰｔＪ２８は空検知用
ＦＦ回路１１４の出力をセンスしながら、データを順に
セットし、すべてのデータを出力した後、コマンドライ
トスタート信号、データライトスタート信号をオフにす
るようになっている。これにより、タイミング回路１１
２による信号の発生が停止し、動作終了となる。

なお、上記各回路１１１〜１１８は、第１トラツク用の
回路であり、第２トラツク用のの回路も上記同様に選択
回路１１９、タイミング回路１２０、データラッチ回路
１２１、空検知用ＦＦ回路１２２、パラレル／シリアル
変換回路１２３、選択回路１２４、Ｊ−ＫＦＦ回路１２
５、およびドライバ１２６によって構成されている。但
し、タイミング回路１２０が５進で動作する箇所が異な
っている。

上記したように、磁気発生部材制御回路４０は、上記Ｃ
ＰＵ２８から供給される所定のクレジットカードの磁気
データに応じて磁界を発生することにより、読取装置側
の磁気ヘッド（図示しない）には、従来の磁気ストライ
ブを読取った場合と同じ信号が供給されるようになって
いる。

次に、このような構成において動作を説明する。

まず、カード単体で用いるオフライン機能について説明
する。すなわち、モードキー１２８つまりＭ１キーによ
り、電卓モードを指定した場合、テンキー１２ｂと四則
演算キー１２ｃとによる電卓として使用することができ
る。

また、モードキー１２ａつまりＭ２キーにより、時刻表
示モードを指定した場合、ＣＰＵ２８は上記カレンダ回
路３３内のカウンタ９７、〜１０１から表示用時計に対
する秒、分、時を読出し、またデータメモリ３１から表
示用時計に対する年月日および曜日を読出し、指定され
たフォーマットに変換し、表示部副葬回路３５に出力す
る。これにより、表示部制御回路３５は、内部のキャラ
クタジェネレータ（図示しない）を用いて文字パターン
に変換し、表示部ドライバ３６を用いて表示部１３で表
示する。

また、モードキー１２ａつまりＭ３キーにより、電子幅
モードを指定した場合、ＣＰＬＪ２８はデータメモリ３
１に記憶されている住所、氏名、電話番号等を読出し、
上記表示部１３で表示する。また、上記住所、氏名等を
電子幅にＵ録する場合、たとえばテンキー１２１）を用
いて行っている。すなわち、ｒＡＪは「１．１」、ｒＢ
ＪはＮ、２Ｊ、ｒｃＪは「１．３」、ｒＤＪは「２．１
」、・・・を投入することにより、指定できるようにな
っている。

また、モードキー１２ａつまりＭ４キーにより、買物モ
ードを指定した場合、続けて契約クレジットカードの種
類、および出力端末の種類っまり読取りが手助式か自動
式かを選択する。すると、ＣＰＩＪ２８は、データメモ
リ３１より上記選択されたクレジットに対応するデータ
（７２キヤラクタ）を読出し、磁気発生部材制御回路４
０に出力する。また、ＣＰＵ２８は、上記手動式か自動
式かの選択に対応した駆動レートを磁気発生部材制御回
路４０に出力する。ざらに、ＣＰＵ２Ｂはコマンドデー
タ、コマンドライトスタート信号、データライトスター
ト信号を磁気発生部材制御回路４０に出力する。

これにより、磁気発生部材制御回路４０は、上記クレジ
ットの磁気データに応じた磁界を磁気発生部材４１ａか
ら発生することにより、読取装置側の磁気ヘッド（図示
しない）に、従来の磁気ストライプを読取った場合と同
じ信号が供給される。

この結果、買物モードでは、従来のクレジットカードと
して使用できるようになっている。

次に、ＩＣカード１０を端末ｖ１１６に挿入することに
より用いるオンライン機能について説明づる。すなわち
、ＩＣカード１０を端末機１６の挿入口１７に挿入する
。すると、ＩＣカード１０が受入れられ、端末１１６内
部の接続部とＩＣカード１０のコンタクト部１１が接続
される。これにより、コンタクト部１１を介して外部か
らのＮＩ！電圧が供給されると、ＮｇＡＩ１１ａｌ１１
回路２３は上述したように、内蔵バッテリ２５による駆
動から外部からのＮ源電圧の駆動に切換える。また、リ
セット制御回路２２はリセット信号を発生し、ＣＰＵ２
８を起動する。この起動の後、ＣＰｔＪ２Ｂはオンライ
ンで動作していることを確認した場合、プログラムＲＯ
Ｍ２９の内容にしたがってオンライン処理を行う。この
オンライン処理としては、端末１１６とＩＣカード１０
との間でデータ更新を行なうことにより、データの交換
を行ったり、ＩＣカード１０内に新しいデータを書込む
ようになっている。

上記したように、カードの消費ｉＩ流を少なくするため
に、内部の発振回路をオン、オフ動作で使用しており、
しかも発振回路の立上がり時間による待ち時間およびキ
ー入力データの見過ごしを防ぐことができ、信頼性がＡ
く、カード寿命を長くすることができる。

なお、前記実施例では、低周波から高周波へのクロック
の切換をＣＰｔＪの起動から所定時間経過後に行うよう
にしたしたが、これに限らず、第１人カキ−を解読した
結果、連続動作であると判断した場合にのみ、低周波か
ら高周波のりＯツクへの切換を行うようにしても良い。

また、ｔＣカードを用いたが、これに限らず、データメ
モリと制御素子とを有し、選択的に外部から入出力を行
うものであれば良く、形状もカード状でなく、棒状など
他の形状であっても良い。

〔発明の効果〕

以上詳述したようにこの発明によれば、特別なキーを設
けずに、動作中の待ち時間を８ｍ回路を停止して完全な
る省消費で動作させることができる携帯可能媒体を提供
できる。

【図面の簡単な説明】

図面はこの発明の一実施例を説明するためのもので、第
１図はクロック制御回路の構成を示す図、第２図はＩＣ
カードの構成を示す平面図、第３図はＩＣカードを取扱
う端末機を示す図、第４図はＩＣカードアの電気回路の
概略構成を示す図、第５図は電源制御回路の構成例を示
す図、第６図は第５図における要部の動作を説明するた
めのタイミングチャート、第７図はカレンダ回路の概略
構成ブロック図、第８図は分周回路からの信号の出力タ
イミングを示す図、第９図は磁気発生部材制御回路の構
成例を示す図、第１０図および第１１図は第９図におけ
る要部の動作を説明するためのタイミングチャートであ
る。１０・・・ＩＣカード（携帯可能媒体）、１１・・・コ
ンタクト部、１２・・・キーボード部、１３・・・表示
部、１４・・・磁気発生部材、１６・・・端末機、２１
・・・通信制開回路、２３・・・電源制御回路、２５・
・・内部バッテリ（電源）、２６・・・クロック制御回
路、２７・・・発振器、２８・・・ｃｐｕ　＜制ｍ素子
）、３１・・・データメモリ、３３・・・カレンダ回路
、３４・・・発成器（第１のクロック発生回路）、３８
・・・キーボードインターフェース、４０・・・磁気発
生部材制御回路、６７・・・発振回路（第２のクロック発生回路）。出願人代理人　弁理士　鈴　江　武　彦第　２　図４５　図

Claims

【特許請求の範囲】

（１）制御素子を有し、内部に設けられた電源により動
作を行う携帯可能媒体において、低周波のクロックを常時発生する第１のクロック発生手
段と、高周波のクロックを発生する第２のクロック発生手段と
、上記制御素子の起動時、上記第１のクロック発生手段か
らの低周波のクロツクを用いて制御素子の動作を行なう
とともに、上記第２のクロック発生手段によるクロック
の発生を開始し、所定時間経過後、上記第２のクロック
発生手段から発生される安定した高周波のクロックを用
いて制御素子の動作を行なう制御手段と、を具備したことを特徴とする携帯可能媒体。
（２）制御素子が、ＣＰＵであることを特徴とする特許
請求の範囲第１項記載の携帯可能媒体。
（３）第１のクロック発生手段が、時計用のクロックを
発生するものであることを特徴とする特許請求の範囲第
１項記載の携帯可能媒体。
（４）制御素子の起動が、キーボードによるキー入力に
より行われることを特徴とする特許請求の範囲第１項記
載の携帯可能媒体。