JPS6359634A - シミユレ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、マイクロプロセッサ、ゲートアレイ等の論理
回路のシミュレーションを行う装置に関する。

（従来技術とその問題点） 論理回路の開発において設計、製造上の誤りを発見する
ために、実際の装置を作動きせて検査するのに先だって
論理シミュレーションを行って論理の検査を行うことが
一般的となっている。装置の規模が大きくなるとソフト
ウェアによるシミュレーションでは時間がかかりすぎる
ので、近年ハードウェアにより処理を高速化することが
行われている。シミュレーション処理を高速化するため
には、装置を構成する複数の論理素子を複数のプロセッ
サで分担する並列処理方式が用いられことが多い、それ
ぞれのプロセッサは分担する論理素子の論理シミュレー
ションのアルゴリズムヲ専用ハードウェア化することに
よりきらに一層の高速化が達成される。この場合、複数
のプロセッサで整合したシミュレーションを行うために
ある一定の時間刻みごとに同期をとる必要がある。この
時間刻みは、シミュレーション対象の装置の最小な遅延
時間にとられることが普通である。それぞれの論理素子
は、この最小刻みの整数倍の遅延時間が与えられる。各
プロセッサでは、その時点での分担する論理素子のうち
所定の遅延時間が過ぎたものについてイベントを発生さ
せ接続先の論理素子へイベントの伝播処理を行う。しか
し、それぞれのプロセッサが分担する論理素子の機能の
レベルが異る場合、遅い論理素子の処理待ちのために他
のプロセッサが待たされてしまうという問題点があり、
並列処理をしても高速化が望めないという欠点があった
。

そこで、本発明の目的は、この様な従来の欠点を除去し
、小規模のハードウェアでもって異る時間刻みを同一の
システムでサポートできる、論理回路のシミュレーショ
ンが行えるシミュレータの提供にある。

（問題点を解決するための手段） 前述の問題点を解決するために本発明が提供する手段は
：複数のプロセッサで時間刻みごとに刻みスタート信号
及び刻み終了信号を通信しながらシミュレーションを並
列に行うシミュレーションであって：前記複数のプロセ
ッサのそれぞれに付随して２時間刻みのモジュロを与え
る手段と；前記刻みスタート信号を入力し前記モジュロ
まで計数しタイムアウトを出すカウンタと；前記刻みス
タート信号を入力すると前記付随きれたそれぞれのプロ
セッサにシミュレーションスタート信号を出し前期カウ
ンタに初期値から前記モジュロまで計数するむねの計数
指令を出し、前記カウンタが前記タイムアウトを出すま
では前記計数指令を保持し前記刻みスタート信号が来る
たびに応答して前記刻み終Ｔ（ｌ！号を返し、もし前記
カウンタが前記タイムアウトを出すと当該の刻みスター
ト信号を入力した後に前記付随されたプロセッサからシ
ミュレーション終了信号を入力した後に前記刻み終了信
号を返し前記保持された計数指令及び前記シミュレーシ
ョンスタート信号を解除する制御回路とを含むことを特
徴とする。

（実施例） 次に本発明の実施例について図面を参照して説明する。

第１図は本発明の一実施例の構成を示すブロック図であ
る６本図の実施例はＰＭＩ　、　ＰＨ１、・・ＰＭＮな
る符号を付した複数のプロセッサモジュールを有し、Ｐ
Ｍｌについては１つのプロセッサモジュールの代表とし
て内部の構成が示しである。１つのプロセッサモジュー
ルＰＭはプロセッサＰ１、及びプロセッサＰ１に付随す
るモジュロを与える手段１、カウンタ２、制御回路３を
含み構成きれる。

複数のプロセッサモジュールＰＭＩ　、　ＰＨ１、・・
ＰＭＮは、刻みスタート信号１０及び刻み終了信号１１
で互いに結合される。それぞれのプロセッサモジュール
（例としてＰＭＩを考える）では、プロセッサＰ１に付
随して時間刻みのモジュロを与える手段１よリモジュロ
１０１が出される。カウンタ２は、刻みスタート１０を
入力しモジュロ１０１まで計数しタイムアウト１０３を
出す、制御回路３は、刻みスタート信号１０を入力する
と付随きれたプロセッサＰ１にシミュレーションスター
ト信号１０４を出し、カウンタ２に計数指令１０２を出
す、計数指令１０２が出されると、カウンタ２はモジュ
ロ１０１まで初期状態から刻みスタート信号１０を計数
する。制御回路３はカウンタ２からタイムアウト１０３
を入力するまでは、刻みスタート信号１０及びシミュレ
ーションスタート信号１０４を保持したままで刻みスタ
ート信号１０を入力するたびに追随して刻み終了信号１
１を返す。もしカウンタ２がタイムアウト１０３を出す
と、その時の対応する刻みスタート信号１０に対する終
了信号１１を、プロセッサ１から来るシミュレーション
終了信号１０５が入力きれるまで保留しておき、シミュ
レーション終了信号１０５が出されるとシミュレーショ
ン終了信号１０５を返し、計数指令１０２及びシミュレ
ーションスタート信号１０４を解除する。

第２図は第１図実施例の動作の概要を示すタイムチャー
ト図である。本図は、モジュロとして３を与えた場合を
示している。始め刻みスタート信号１０が出されると、
制御回路３は、プロセッサＰ１にシミュレーションスタ
ート信号１０４を出しプロセッサＰＩは分担する論理素
子のシミュレーション処理を行なう。この処理は第２図
中に示すＡ時点まで絖さ、プロセッサＰ１はシミュレー
ション！子信号１０５を出す。一方刻みスタート信号１
０に対する刻み終了２号１１は、制御回路３が図中の刻
みＴ１及びＴ２についてはただちにその終了信号１１を
返しており、他のプロセッサは本プロセッサの処理が終
了する前に次の刻みの処理を行うことができる。刻みＴ
３については、先に述べた様にモジュロ３を指定してい
るのでカウンタ２のタイムアウト１０３が出される。こ
の場合制御回路３はただちに刻み終了信号１１を返さず
、時点ＡにおいてプロセッサＰ１よりシミュレーション
終了を入力するまで待ちその後に刻み終了信号１１を返
し、保持していたシミュレーション開始信号１０４を解
除する。

これにより、刻みＴ３においては、プロセッサＰ１もシ
ミュレーション刻みに同期することができる。

以上の説明で明らかな様に本実施例のシミュレータによ
れば、それぞれ異る論理機能を含む論理素子からなるシ
ステムの論理シミュレーションを行うとき、それぞれの
プロセッサはそれぞれ分担する論理素子の遅延時間に対
応する時間刻みのモジュロをそれぞれ与えることにより
、それぞれのプロセッサでは各モジュロごとに他のプロ
セッサと同期し、しかもモジュロに達するまでは独自の
タイミングでシミュレーション処理を行うとともに、モ
ジュロに達するまでの刻みに対する同期のための刻み終
了信号はただちに返す様にすることができるので、各プ
ロセッサで機能レベルの違いによる処理時間の差があっ
たとしても、他のプロセッサに影響を与えることが少な
く効率の良い並列シミュレーションが可能となる。

（発明の効果） 以上説明した様に、本発明では、装置の論理シミュレー
ションを並列に行うとき、それぞれのプロセッサに分担
する論理機能に応じた適切な同期時間刻み間隔をモジュ
ロとして与え、各モジュロごとはプロセッサ間で同期す
るがモジュロに達する前の刻みについては疑似的に同期
をとることにより、プロセッサ間の処理時間のちがいに
よる同期損失を最小にすることが可能となり、しかも木
機能を少ないハードウェア量で実現できる。

このように本発明によれば、小規模のハードウェアでも
って異る時間刻みを持つ複数のプロセッサを用いてシミ
ュレーションを効果的に行うことができるシミュレータ
を提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図はその実施例の動作を説明するタイムチャートであ
る。 ＰＭＩ　、　Ｆ’Ｍ２　、・・ＰＭＮ・・・プロセッサ
モジュール、Ｐｌ・・・プロセッサ、１・・・モジュロ
を与える手段、２・・・カウンタ、３・・・制御回路。

Claims (1)

【特許請求の範囲】
1. 複数のプロセッサで時間刻みごとに刻みスタート信号及
   び刻み終了信号を通信しながらシミュレーションを並列
   に行うシミュレータにおいて：前記複数のプロセッサの
   それぞれに付随して、時間刻みのモジュロを与える手段
   と；前記刻みスタート信号を入力し前記モジュロまで計
   数しタイムアウトを出すカウンタと；前記刻みスタート
   信号を入力すると前記付随されたそれぞれのプロセッサ
   にシミュレーションスタート信号を出し前期カウンタに
   初期値から前記モジュロまで計数するむねの計数指令を
   出し、前記カウンタが前記タイムアウトを出すまでは前
   記計数指令を保持し前記刻みスタート信号が来るたびに
   応答して前記刻み終了信号を返し、もし前記カウンタが
   前記タイムアウトを出すと当該の刻みスタート信号を入
   力した後に前記付随されたプロセッサからシミュレーシ
   ョン終了信号を入力した後に前記刻み終了信号を返し前
   記保持された計数指令及び前記シミュレーションスター
   ト信号を解除する制御回路とを含むことを特徴とするシ
   ミュレータ。