JPS60233739A - クロツク制御装置 - Google Patents
クロツク制御装置Info
- Publication number
- JPS60233739A JPS60233739A JP59090393A JP9039384A JPS60233739A JP S60233739 A JPS60233739 A JP S60233739A JP 59090393 A JP59090393 A JP 59090393A JP 9039384 A JP9039384 A JP 9039384A JP S60233739 A JPS60233739 A JP S60233739A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- information processing
- processing device
- phenomenon
- event
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、所定の周期で発振する。単一のクロック発振
源から各々に分配されたクロックによ如同期して動作す
るように構成された複数のクロック同期式情報処理装置
が互いにインタフェースを有し、応答しながら動作する
ように構成された密結合情報処理システムに使用される
クロック制御装置に関する。
源から各々に分配されたクロックによ如同期して動作す
るように構成された複数のクロック同期式情報処理装置
が互いにインタフェースを有し、応答しながら動作する
ように構成された密結合情報処理システムに使用される
クロック制御装置に関する。
従来、この種の情報処理装置では構成素子のスイッチン
グ速度が比較的遅くそのマシンサイクル（クロック周期
）は大きく設定されていたが、現在では技術進歩によ多
構成素子のスイッチング速度も高速化しマシンサイクル
も短縮される一方である。
グ速度が比較的遅くそのマシンサイクル（クロック周期
）は大きく設定されていたが、現在では技術進歩によ多
構成素子のスイッチング速度も高速化しマシンサイクル
も短縮される一方である。
また、従来ではこの種の情報処理装置はそれぞ動作を実
現していた。しかし、このような方式ではクロック発振
源が一つでないので情報処理装置間のインタフェースは
クロック非同期となりそこにオーバーベットが生じ性能
低下をきたしていた。
現していた。しかし、このような方式ではクロック発振
源が一つでないので情報処理装置間のインタフェースは
クロック非同期となりそこにオーバーベットが生じ性能
低下をきたしていた。
このため、現在は単一のクロック発振源から分配される
クロックによりすべての情報処理装置を同期化し、つ壕
りクロック同期式インタフェースにヨリｔｉｌＨｉｌ理
装置間のインタフェースのオーバーベットを改善する方
式が採られている。
クロックによりすべての情報処理装置を同期化し、つ壕
りクロック同期式インタフェースにヨリｔｉｌＨｉｌ理
装置間のインタフェースのオーバーベットを改善する方
式が採られている。
一方、複雑化する情報処理装置のハードウェアおよびソ
フトウェアのデバッグ、保守及び診断機能として、任意
の時刻にクロックを停止し、スキャンパスおよびクロッ
ク歩進等と組合わせた種々の機能が必要であった。この
機能は、停止すべき事象を検出したら迅速にかつ矛盾な
くシステムが停止し後続の動作が可能なことが要求され
る。
フトウェアのデバッグ、保守及び診断機能として、任意
の時刻にクロックを停止し、スキャンパスおよびクロッ
ク歩進等と組合わせた種々の機能が必要であった。この
機能は、停止すべき事象を検出したら迅速にかつ矛盾な
くシステムが停止し後続の動作が可能なことが要求され
る。
従来では、上記機能は比較的容易に実現可能であった。
つまり、クロック周期が大きかったので停止すべき事象
の検出からクロックを停止するまでのすべ如は少なく、
また装置間インタフェースは非同期に構成されているた
め、各々の停止タイミングが多少ずれたとしても論理矛
盾を起こすことがなかった。しかし、マシンサイクルが
短縮された現在のクロック同期式インタフェースの密結
合情報処理システムでは前記の機能要求である迅速にか
つ矛盾なくシステムを停止させることは困難であった。
の検出からクロックを停止するまでのすべ如は少なく、
また装置間インタフェースは非同期に構成されているた
め、各々の停止タイミングが多少ずれたとしても論理矛
盾を起こすことがなかった。しかし、マシンサイクルが
短縮された現在のクロック同期式インタフェースの密結
合情報処理システムでは前記の機能要求である迅速にか
つ矛盾なくシステムを停止させることは困難であった。
したがって、本発明の目的は、情報処理装置の効率的な
デバッグ、保守および診断を可能にしたクロック制御装
置を提供することにある。
デバッグ、保守および診断を可能にしたクロック制御装
置を提供することにある。
本発明のクロック制御装置は、情報処理装置の保守診断
を実行する保守診断装置からの指示に応答して、任意の
情報処理装置に対してクロックの走行、停止および歩進
を制御する手段と、情報処理装置が検出した任意の事象
に応答して、該事象を検出した前記情報処理装置のクロ
ックを迅速に停止させる手段と、任意の情報処理装置が
検出し九任意の事象に応答して、密結合情報処理システ
ムに含まれる任意の情報処理装置のクロックを同一タイ
ミングで停止させ、互いのインタフェースを同期して凍
結させる手段とを具備し、これらの手段を用途に応じて
適宜使いわけることにより、情報処理装置の効率的なデ
パック、保守および診断を可能にしたものである。
を実行する保守診断装置からの指示に応答して、任意の
情報処理装置に対してクロックの走行、停止および歩進
を制御する手段と、情報処理装置が検出した任意の事象
に応答して、該事象を検出した前記情報処理装置のクロ
ックを迅速に停止させる手段と、任意の情報処理装置が
検出し九任意の事象に応答して、密結合情報処理システ
ムに含まれる任意の情報処理装置のクロックを同一タイ
ミングで停止させ、互いのインタフェースを同期して凍
結させる手段とを具備し、これらの手段を用途に応じて
適宜使いわけることにより、情報処理装置の効率的なデ
パック、保守および診断を可能にしたものである。
以下、図面を参照しながら本発明の詳細な説明する。第
１図は本発明の一実施例に係るクロック制御装置を有す
る密結合情報処理システムのブロック図である。
１図は本発明の一実施例に係るクロック制御装置を有す
る密結合情報処理システムのブロック図である。
この密結合情報処理システムは、フロラクラ発生するク
ロック発生回路１、このクロック発生回路１から供給さ
れ、分配されたクロックに同期して動作するように構成
された複数の情報処理装置２．８，４．各情報処理装置
２，８．４のクロック停止、クロック走行、クロック歩
進のクロック制御を行なうクロック制御装置５．クロッ
ク制御装置５へのクロック制御の指示を行なう保守診断
装置６とからなる。
ロック発生回路１、このクロック発生回路１から供給さ
れ、分配されたクロックに同期して動作するように構成
された複数の情報処理装置２．８，４．各情報処理装置
２，８．４のクロック停止、クロック走行、クロック歩
進のクロック制御を行なうクロック制御装置５．クロッ
ク制御装置５へのクロック制御の指示を行なう保守診断
装置６とからなる。
第２図は第１図のクロック制御装置５の詳細を示すブロ
ック図である。
ック図である。
モードレジスタ１２には、保守診断装置６がら送出され
、各情報処理２．８．４が検出した事象により尚該情報
処理装置をクロック停止させたい場合の当該事象を示す
モード指示信号７が保持されるとともにモード選択信号
１８が送出される。
、各情報処理２．８．４が検出した事象により尚該情報
処理装置をクロック停止させたい場合の当該事象を示す
モード指示信号７が保持されるとともにモード選択信号
１８が送出される。
装置レジスタ１４には、保守診断装置６から出力され、
クロック制御を行なう当該情報処理装置を示す装置選択
信号８が保持されるとともに装置選択信号１５が送出さ
れる。デコーダ１６は装置選択信号１５で選択された当
該情報処理装置に対し、保守診断装置６から送出された
クロック停止指示信号９に応答してクロック停止指示信
号１７を送出する。デコーダ１８は装置選択信号１５で
選択された当該情報処理装置に対し、保守診断装ｆＢ６
から送出されたクロック走行指示信号１０に応答してク
ロック走行指示信号１９を送出する。デコ−ダ２０は装
置選択信号１５で選択された当該情報処理装置に対し、
保守診断装置６から送出されたクロック歩進指示信号１
１に応答してクロック歩進指示信号２１を送出する。選
択回路２５は、名情報処理装ｆｆｉ！２．Ｂ、４をクロ
ック停止させたい、モードレジスタ１２に保持されてい
るモード選択信号１８が示す当該事象を検出したことを
示す各情報処理装置Ｂ、８．４からの事象検出信号２２
．２ｆ３，２４のうち当該情報処理装置の事象検出信号
が入力したときに事象検出信号２６を出力する。論理和
回路２？、２９．８０はデコーダ１６の出力であるクロ
ック停止指示信号１７と選択回路２５の事象検出信号２
６の論理和をとシ、情報処理装置２，８．４をそれぞれ
クロック停止させるだめの出力２８，８０．８２を出力
する。
クロック制御を行なう当該情報処理装置を示す装置選択
信号８が保持されるとともに装置選択信号１５が送出さ
れる。デコーダ１６は装置選択信号１５で選択された当
該情報処理装置に対し、保守診断装置６から送出された
クロック停止指示信号９に応答してクロック停止指示信
号１７を送出する。デコーダ１８は装置選択信号１５で
選択された当該情報処理装置に対し、保守診断装ｆＢ６
から送出されたクロック走行指示信号１０に応答してク
ロック走行指示信号１９を送出する。デコ−ダ２０は装
置選択信号１５で選択された当該情報処理装置に対し、
保守診断装置６から送出されたクロック歩進指示信号１
１に応答してクロック歩進指示信号２１を送出する。選
択回路２５は、名情報処理装ｆｆｉ！２．Ｂ、４をクロ
ック停止させたい、モードレジスタ１２に保持されてい
るモード選択信号１８が示す当該事象を検出したことを
示す各情報処理装置Ｂ、８．４からの事象検出信号２２
．２ｆ３，２４のうち当該情報処理装置の事象検出信号
が入力したときに事象検出信号２６を出力する。論理和
回路２？、２９．８０はデコーダ１６の出力であるクロ
ック停止指示信号１７と選択回路２５の事象検出信号２
６の論理和をとシ、情報処理装置２，８．４をそれぞれ
クロック停止させるだめの出力２８，８０．８２を出力
する。
フリップフロップ８Ｂ、８５．８？はそれぞれ論理和回
路２７．２９．８１の出力２８．８０．８２１によって
セットされて、情報処理装置２．８．４ヘクロツク停止
指示信号８４，８６．８８をそれぞれ出力するとともに
保持し、デコーダ１８からクロック走行指示信号１９に
よってリセットされる。
路２７．２９．８１の出力２８．８０．８２１によって
セットされて、情報処理装置２．８．４ヘクロツク停止
指示信号８４，８６．８８をそれぞれ出力するとともに
保持し、デコーダ１８からクロック走行指示信号１９に
よってリセットされる。
第８図は情報処理装置８の詳細を示すブロック図である
。
。
情報処理装置２は、論理回路４２と、保守診断装置６か
ら送出されるモード指示信号７、クロック制御装置５か
ら送出されるクロック停止指示信号８４、クロック走行
指示信号１９、クロック歩進指示信号２１によシ、クロ
ック発生回路１から出力され九クロック８９を分配して
論理回路４２にクロック４１を送出するとともに、論理
回路４ｚ内で発生した種々の事象４８を検出して検出し
た事象がモードレジスタ１２に保持されている当該事象
と一致したとき、前記の事象検出信号２２をクロック制
御装置５に出力する副クロツク制御装置６０とからなる
。
ら送出されるモード指示信号７、クロック制御装置５か
ら送出されるクロック停止指示信号８４、クロック走行
指示信号１９、クロック歩進指示信号２１によシ、クロ
ック発生回路１から出力され九クロック８９を分配して
論理回路４２にクロック４１を送出するとともに、論理
回路４ｚ内で発生した種々の事象４８を検出して検出し
た事象がモードレジスタ１２に保持されている当該事象
と一致したとき、前記の事象検出信号２２をクロック制
御装置５に出力する副クロツク制御装置６０とからなる
。
モードレジスタ４４．４９には保守診断装置６から送出
されたモード指示信号７が保持される。
されたモード指示信号７が保持される。
選択回路４６は、モードレジスタ４４に保持されている
事象４５が論理回路４２内で発生した場合に事象検出信
号４７を出力する。フリップフロップ４８は選択回路４
６からの事象検出信号４７によってセットされて事象検
出信号′２２をクロック制御装置５の選択回路２５に出
力し、クロック制御装置６からのクロック走行指示信号
１９によってリセットされる。選択回路５１の他方の入
力端子にはクロック制御装置５からのクロック停止指示
信号８４が入力し、選択回路５１は、モードレジスタ４
９にクロック停止させる事象が保持されているときには
その出力５０によ如フリップフロはクロック停止要求信
号８４が入力したときにクロック停止信号５２を出力す
る。クロック分配回路４０は、クロック制御装置５から
クロック歩進指示信号２１が送出されたときクロック発
生回路ｌからのクロック８９を歩進してクロック４１を
論理回路４２に出力し、選択回路５１からクロック停止
信号５２が出力されたときはクロック４１の出力を停止
する。
事象４５が論理回路４２内で発生した場合に事象検出信
号４７を出力する。フリップフロップ４８は選択回路４
６からの事象検出信号４７によってセットされて事象検
出信号′２２をクロック制御装置５の選択回路２５に出
力し、クロック制御装置６からのクロック走行指示信号
１９によってリセットされる。選択回路５１の他方の入
力端子にはクロック制御装置５からのクロック停止指示
信号８４が入力し、選択回路５１は、モードレジスタ４
９にクロック停止させる事象が保持されているときには
その出力５０によ如フリップフロはクロック停止要求信
号８４が入力したときにクロック停止信号５２を出力す
る。クロック分配回路４０は、クロック制御装置５から
クロック歩進指示信号２１が送出されたときクロック発
生回路ｌからのクロック８９を歩進してクロック４１を
論理回路４２に出力し、選択回路５１からクロック停止
信号５２が出力されたときはクロック４１の出力を停止
する。
他の情報処理装置８．４の回路構成も同様で、選択回路
５１に入力するクロック停止指示信号がそれぞれ８６．
８８、フリップフロップ４８から出力される事象検出信
号が２８．２４である点が異なる。
５１に入力するクロック停止指示信号がそれぞれ８６．
８８、フリップフロップ４８から出力される事象検出信
号が２８．２４である点が異なる。
次に、以上の構成からなる密結合情報処理システムのク
ロック制御の動作について説明する。
ロック制御の動作について説明する。
■ 保守診断装置６から各情報処理装置！２，８゜４を
クロック制御する場合には、先づ、装置選択信号８によ
シ装置レジスタ１４にクロック制御の対象の情報処理装
置を設定し、次に、クロック停止指示信号９、クロック
走行指示信号ｌＯクロック歩進指示信号１１のいずれか
を送出する。
クロック制御する場合には、先づ、装置選択信号８によ
シ装置レジスタ１４にクロック制御の対象の情報処理装
置を設定し、次に、クロック停止指示信号９、クロック
走行指示信号ｌＯクロック歩進指示信号１１のいずれか
を送出する。
クロック停止制御の場合は、装置レジスタ１４に保持さ
れている当該情報処理装置の装置選択信号１５とり門ツ
ク停止指示信号９によってデコーダ１６の出力１７によ
シ対応する論理和回路２？、２９．８１を経て対応する
フリップフロップ８Ｂ、８５．８７のいずれかがセット
され、この７リツプフロツプの出力は当該情報処理装置
へ送出され選択回路５１からクロック停止信号５２がク
ロック分配回路４０ｔＣ出力されて当該情報処理装置の
クロックが停止する。
れている当該情報処理装置の装置選択信号１５とり門ツ
ク停止指示信号９によってデコーダ１６の出力１７によ
シ対応する論理和回路２？、２９．８１を経て対応する
フリップフロップ８Ｂ、８５．８７のいずれかがセット
され、この７リツプフロツプの出力は当該情報処理装置
へ送出され選択回路５１からクロック停止信号５２がク
ロック分配回路４０ｔＣ出力されて当該情報処理装置の
クロックが停止する。
クロック走行制御の場合は、装置レジスタ１４に保持さ
れている当該情報処理装置の装置選択信号１５とクロッ
ク走行指示信号１ｏによってデコータ１８からクロック
停止指示信号１９が送出されて対応する 、。
れている当該情報処理装置の装置選択信号１５とクロッ
ク走行指示信号１ｏによってデコータ１８からクロック
停止指示信号１９が送出されて対応する 、。
ｍフリップフロップ８Ｂ、８６．８’７のいずれかがリ
セットされ、当該情報処理装置のクロック停止指示が解
除されてクロックが走行する。
セットされ、当該情報処理装置のクロック停止指示が解
除されてクロックが走行する。
１５とクロック歩進信号１１によってデコーダ２０から
当該情報処理装置のクロック分配回路４０へクロック歩
進信号２１が送出されクロックが歩進する。
当該情報処理装置のクロック分配回路４０へクロック歩
進信号２１が送出されクロックが歩進する。
已）次に、情報処理装置自身が検出した事象４８の任意
の事象によってクロックを迅速に停止させたい場合には
、尚該情報処理装置のモードレジスタ４４に事象４Ｂの
選択条件である事象４５を設定し、モードレジスタ４９
に７リツプフ四ツブ４８を選択するように設定する。こ
の状態において、論理回路４２内で、モードレジスタ４
４に設定した事象４５が発生すると選択回路４６から事
象検出信号４７が出力されてフリップフロップ４８がセ
ットされ、選択回路５１がらクロック停止信号５２がク
ロック分配回路４゜へ出力されて当該情報処理装置のク
ロックが停止する。
の事象によってクロックを迅速に停止させたい場合には
、尚該情報処理装置のモードレジスタ４４に事象４Ｂの
選択条件である事象４５を設定し、モードレジスタ４９
に７リツプフ四ツブ４８を選択するように設定する。こ
の状態において、論理回路４２内で、モードレジスタ４
４に設定した事象４５が発生すると選択回路４６から事
象検出信号４７が出力されてフリップフロップ４８がセ
ットされ、選択回路５１がらクロック停止信号５２がク
ロック分配回路４゜へ出力されて当該情報処理装置のク
ロックが停止する。
（８１まだ、任意の情報処理装置が検出した事象によっ
てすべての情報処理装置Ｂ、８．４のクロックを停止さ
せる場合には、保守診断装置６がらモード指示信号７を
送出し、モードレジスタ１２にどの情報処理装置の事象
検出ですべての情報処理装置１８．４のクロックを停止
させるかの情報、モードレジスタ４４にクロックを停止
させる事象４５を設定し、モードレジスタ４９にはクロ
ック制御装置５のりｐツク停止指示信号８４（８６，８
８）を選択するように設定する。この状態で、論理回路
４２でモードレジスタ４４に設定した事象４５が発生す
ると、選択回路４６から事象検出信号４７が出力されて
フリップフロップ４８がセットされ、その出力である事
象検出信号２２ （２１８，２４）がクロック制御装置
５へ送如返される。そして、クロック制御装置５では、
選択回路ｚ５、論理和回路２１７．２９．８１を経てフ
リップフロップ８８．８５．８７が全てセットされ、こ
れらフリップフロップ８Ｂ、８５．８７の出方であるク
ロック停止指示−信号８４，８６．８８が情報処理装置
１８．４へそれぞれ送出されて、全ての情報処理装置２
，８．４のクロックが停止する。
てすべての情報処理装置Ｂ、８．４のクロックを停止さ
せる場合には、保守診断装置６がらモード指示信号７を
送出し、モードレジスタ１２にどの情報処理装置の事象
検出ですべての情報処理装置１８．４のクロックを停止
させるかの情報、モードレジスタ４４にクロックを停止
させる事象４５を設定し、モードレジスタ４９にはクロ
ック制御装置５のりｐツク停止指示信号８４（８６，８
８）を選択するように設定する。この状態で、論理回路
４２でモードレジスタ４４に設定した事象４５が発生す
ると、選択回路４６から事象検出信号４７が出力されて
フリップフロップ４８がセットされ、その出力である事
象検出信号２２ （２１８，２４）がクロック制御装置
５へ送如返される。そして、クロック制御装置５では、
選択回路ｚ５、論理和回路２１７．２９．８１を経てフ
リップフロップ８８．８５．８７が全てセットされ、こ
れらフリップフロップ８Ｂ、８５．８７の出方であるク
ロック停止指示−信号８４，８６．８８が情報処理装置
１８．４へそれぞれ送出されて、全ての情報処理装置２
，８．４のクロックが停止する。
以上のように、迅速にクロックを停止させたい場合には
、所望の情報処理装置内に閉じたパスによって制御する
ように構成し、システムを同期して情報処理装置２，８
．４全体を停止させたい場合には、クロック制御装置５
へ事象検出信号２ｇ （２８，２４）を集め、これをシ
ステム全体の情報処理装置２，８．４へ送り返すように
制御する。
、所望の情報処理装置内に閉じたパスによって制御する
ように構成し、システムを同期して情報処理装置２，８
．４全体を停止させたい場合には、クロック制御装置５
へ事象検出信号２ｇ （２８，２４）を集め、これをシ
ステム全体の情報処理装置２，８．４へ送り返すように
制御する。
なお、以上の実施例の動作説明（８１では任意の情報処
理装置がある事実を検出したときは他のすべての情報処
理装置のクロックも停止させるようにしたが、各情報処
理装置にこの場合に当該情報処理装置のクロックを停止
させる否かを保守診断装置から設定できるモードレジス
タを設けることによシ、クロックを停止させる他の情報
処理装置を選択することができる。
理装置がある事実を検出したときは他のすべての情報処
理装置のクロックも停止させるようにしたが、各情報処
理装置にこの場合に当該情報処理装置のクロックを停止
させる否かを保守診断装置から設定できるモードレジス
タを設けることによシ、クロックを停止させる他の情報
処理装置を選択することができる。
本発明は、以上説明したように、事象の検出で情報処理
装置単独ではあるが迅速に停止する機能と、停止までは
遅いがシステムが同期して停止する機能を有しておシブ
バック、保守および診断を効率よく行々うことかできる
。
装置単独ではあるが迅速に停止する機能と、停止までは
遅いがシステムが同期して停止する機能を有しておシブ
バック、保守および診断を効率よく行々うことかできる
。
第１図は本発明の一笑施例に係るクロック制御ツク図、
第８図は情報処理装置２のブロック図である。 ｌ：クロック発生回路。 ２．８，４：情報処理装置。 ５：クロック制御装置。 ６：保守診断装置。 １２．４４．４９：モードレジスタ。 １６、１８． ｉｎ ：デコーダ。 ２５、４６．５１ ：選択回路。 ２７．２９．８１：論理和回路。 ａａ、 ８５．８７．４８：フリップフロップ。 ４０ ：クロツク分配回路。 ４２ ：論理回路、１４＝装置レジスタ。 ７．１８：モード指示信号。 ８．１５：装置選択信号。 ９．１ Ｆ、 ２６．２８．８０．８２．８４．８６．
８８ ：クロツク停止指示信号。 １０、１９ ：クロック走行指示信号。 １１、２１ ：クロツク歩進指示信号。 ＢＬ ｚａ、９４：事象検出信号。 ４８：事象。 特許出願人 日本電気株式会社
第８図は情報処理装置２のブロック図である。 ｌ：クロック発生回路。 ２．８，４：情報処理装置。 ５：クロック制御装置。 ６：保守診断装置。 １２．４４．４９：モードレジスタ。 １６、１８． ｉｎ ：デコーダ。 ２５、４６．５１ ：選択回路。 ２７．２９．８１：論理和回路。 ａａ、 ８５．８７．４８：フリップフロップ。 ４０ ：クロツク分配回路。 ４２ ：論理回路、１４＝装置レジスタ。 ７．１８：モード指示信号。 ８．１５：装置選択信号。 ９．１ Ｆ、 ２６．２８．８０．８２．８４．８６．
８８ ：クロツク停止指示信号。 １０、１９ ：クロック走行指示信号。 １１、２１ ：クロツク歩進指示信号。 ＢＬ ｚａ、９４：事象検出信号。 ４８：事象。 特許出願人 日本電気株式会社
Claims (1)
- 【特許請求の範囲】 所定の周期で発振する単一のクロック発振源から、各々
に分配されたクロックによシ同期して動作するように構
成された複数のクロック同期式情報処理装置が互いにイ
ンタフェースを有し、応答しながら動作するように構成
されたや密結合情報処理システムに使用されるクロック
制御装置において、 情報処理装置の保守診断を実行する保守診断装置からの
指示に応答して、任意の情報処理装置に対してクロック
の走行、停止および歩進を制御する手段と、 情報処理装置が検出した任意の事象に応答して、該事象
を検出した前記情報処理装置のクロックを迅速に停止さ
せる手段と、 任意の情報処理装置が検出した任意の事象に応答して、
密結合情報処理システムに含まれる任意の情報処理装置
のクロックを同一タイミングで停止させ、互いのインタ
フェースを同期して凍結させる手段とを具備することを
特徴とするクロック制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59090393A JPS60233739A (ja) | 1984-05-07 | 1984-05-07 | クロツク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59090393A JPS60233739A (ja) | 1984-05-07 | 1984-05-07 | クロツク制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60233739A true JPS60233739A (ja) | 1985-11-20 |
Family
ID=13997333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59090393A Pending JPS60233739A (ja) | 1984-05-07 | 1984-05-07 | クロツク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60233739A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130638A (ja) * | 1988-11-11 | 1990-05-18 | Hitachi Ltd | データ処理装置 |
-
1984
- 1984-05-07 JP JP59090393A patent/JPS60233739A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130638A (ja) * | 1988-11-11 | 1990-05-18 | Hitachi Ltd | データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04257932A (ja) | ディジタルシグナルプロセッサのエミュレート用チップ | |
| US5381542A (en) | System for switching between a plurality of clock sources upon detection of phase alignment thereof and disabling all other clock sources | |
| US4835728A (en) | Deterministic clock control apparatus for a data processing system | |
| JPS60124744A (ja) | エラ−・テスト及び診断装置 | |
| CN107908129B (zh) | Dsp与fpga/cpld多维互联的控制方法 | |
| JPH0721769B2 (ja) | マイクロプロセッサの冗長構成による機能監視方式 | |
| KR102148043B1 (ko) | 유연성 있는 테스트 사이트 동기화 | |
| EP0820007B1 (en) | Pipelined computer | |
| JPH11272627A (ja) | パイプライン型マルチプロセッサシステム | |
| JP2001216152A (ja) | 論理集積回路及びそのｃｐｕコアのソースを記録したコンピュータ読み取り可能な記録媒体 | |
| JPS61160105A (ja) | タイミング制御システム | |
| JP2645462B2 (ja) | データ処理システム | |
| JPS61501661A (ja) | 並列同期動作 | |
| SU1365086A1 (ru) | Устройство дл контрол блоков управлени | |
| JPH0748192B2 (ja) | 記憶装置 | |
| JPS62119663A (ja) | 情報処理装置 | |
| JPH0289300A (ja) | 半導体メモリ素子 | |
| JPS648369B2 (ja) | ||
| JPH0344212A (ja) | 論理パス多重化方式 | |
| JPH03257540A (ja) | 情報処理装置 | |
| JPS62254256A (ja) | 共通バス情報履歴記録方式 | |
| JPH027099B2 (ja) | ||
| JPS62151776A (ja) | アルゴリズミツク・パタ−ン・ジエネレ−シヨン回路 | |
| JPH0210418A (ja) | 同期化論理回路 | |
| JPH04117533A (ja) | 情報処理装置のデバッグ機構 |