JPS6359775A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPS6359775A JPS6359775A JP61204466A JP20446686A JPS6359775A JP S6359775 A JPS6359775 A JP S6359775A JP 61204466 A JP61204466 A JP 61204466A JP 20446686 A JP20446686 A JP 20446686A JP S6359775 A JPS6359775 A JP S6359775A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching
- voltage
- resistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[技術分野]
本発明は、放電灯点灯vc置などの電源に用いられるス
イッチング式の電源装置に関するものである。
イッチング式の電源装置に関するものである。
[背景技術]
スイッチング大電源v装置で、スイッチングを行なうバ
イポーラトランジスタは、一般にコレクタ・エミッタ間
電圧vcr=が入力電源゛重圧V9以」ニになる。特に
、インダクタ素子とコンデンサの共振を用いるような方
式の場合、入力電源電圧Vsの数倍の電圧がコレクタ・
エミッタ間に印加されることになる。
イポーラトランジスタは、一般にコレクタ・エミッタ間
電圧vcr=が入力電源゛重圧V9以」ニになる。特に
、インダクタ素子とコンデンサの共振を用いるような方
式の場合、入力電源電圧Vsの数倍の電圧がコレクタ・
エミッタ間に印加されることになる。
入力電源電圧Vsが、一般の商用交流電源(100〜2
40V)を整流して平滑したような場合は、入力電ri
、Ml圧Vsは数100■であり、コレクタ・エミッタ
間電圧VCEも相当高くなる。従って、該トランジスタ
の耐圧は十分高いものが必要であり、尚且つディレーテ
ィングを考えた場合、該トランジスタの選択は、実際の
コレクタ・エミッタ間電圧VCEより2割程度大きいコ
レクタ・エミッタ間耐圧VCEOのものから行なうため
不利である。
40V)を整流して平滑したような場合は、入力電ri
、Ml圧Vsは数100■であり、コレクタ・エミッタ
間電圧VCEも相当高くなる。従って、該トランジスタ
の耐圧は十分高いものが必要であり、尚且つディレーテ
ィングを考えた場合、該トランジスタの選択は、実際の
コレクタ・エミッタ間電圧VCEより2割程度大きいコ
レクタ・エミッタ間耐圧VCEOのものから行なうため
不利である。
また、別の観、慨からスイッチング電源装置を見ると、
2つのスイッチングトランジスタがある場合、一方がオ
ン時で他方がオフしていないと正しい動作が行なわれな
いのが一般的であるが、該トランジスタのオフ側がベー
ス制御の不完全さにより、オン側のトランジスタに流れ
る電流等により誤動作することがある。このような誤動
作が起これば、スイッチング電源装置は正しく動作せず
、甚だしい場合には該トランジスタの破壊も免れないこ
とになる。このベース制御の不完全さは特に他側式の場
合に問題となる。
2つのスイッチングトランジスタがある場合、一方がオ
ン時で他方がオフしていないと正しい動作が行なわれな
いのが一般的であるが、該トランジスタのオフ側がベー
ス制御の不完全さにより、オン側のトランジスタに流れ
る電流等により誤動作することがある。このような誤動
作が起これば、スイッチング電源装置は正しく動作せず
、甚だしい場合には該トランジスタの破壊も免れないこ
とになる。このベース制御の不完全さは特に他側式の場
合に問題となる。
以下、第5図の従来例により具体的に説明する。第5図
に示す従来例は、2つのスイッチングトランジスタQ、
、Q、を高速に交互にオンオフ動作させ、インダクタと
コンデンサで正弦波を発振させるプッシュプルインバー
タである。
に示す従来例は、2つのスイッチングトランジスタQ、
、Q、を高速に交互にオンオフ動作させ、インダクタと
コンデンサで正弦波を発振させるプッシュプルインバー
タである。
スイッチング回路は、エミッタを共通接続した2つのス
イッチングトランジスタQ+tQz、これらトランジス
タQ、、Q2をオンオフ制御するベース制御トランジス
タQ、、Qい転流ダイオードD + = D 2、抵抗
R,,R2、ベース限流抵抗R、、R、、ベース安定抵
抗R、= Rs等から構成されている。
イッチングトランジスタQ+tQz、これらトランジス
タQ、、Q2をオンオフ制御するベース制御トランジス
タQ、、Qい転流ダイオードD + = D 2、抵抗
R,,R2、ベース限流抵抗R、、R、、ベース安定抵
抗R、= Rs等から構成されている。
抵抗R,,R,はトランジスタQ、、Q2のベースより
接地しである。また、トランジスタQ、、Q2の出力側
には共振用のコンデンサC及び発振トランスMが設けら
れ、発振トランスMの2次側に負荷3が接続しである。
接地しである。また、トランジスタQ、、Q2の出力側
には共振用のコンデンサC及び発振トランスMが設けら
れ、発振トランスMの2次側に負荷3が接続しである。
また、入力直流電源Vslが発振トランスMの1次巻線
n1の中間タップに接続され、トランジスタQ、、Q、
のエミッタにはベース電源V、、V2が夫々接続しであ
る。トランジスタQ +tQ2をオンオフ制御する制御
回路2は、発振器O8C・7リツプ70ツブFF、ナン
ドデートGI。
n1の中間タップに接続され、トランジスタQ、、Q、
のエミッタにはベース電源V、、V2が夫々接続しであ
る。トランジスタQ +tQ2をオンオフ制御する制御
回路2は、発振器O8C・7リツプ70ツブFF、ナン
ドデートGI。
62等から構成されている。ナンドデートGlの出力は
抵抗R1を介してトランジスタQ3のベースに入力され
、また、ナンドデートG2の出力は抵抗R2を介してト
ランジスタQ4のベースに入力している。
抵抗R1を介してトランジスタQ3のベースに入力され
、また、ナンドデートG2の出力は抵抗R2を介してト
ランジスタQ4のベースに入力している。
以下、動作を説明する。第6図は第5図の動作波形図を
示し、同図(a)は発振器O8Cの出力波形、同図(b
)は端子■の電圧波形、同図(e)は端子■の電圧波形
、同図(d)はトランジスタQ、のコレクタ・エミッタ
間電圧vCE + 、同図(e)はトランジスタQ、の
コレクタ電流reい同図(「)トランジスタQ2のコレ
クタ・エミγり間電圧■cE2、同図(g)はトランジ
スタQ2のコレクタ電流Ic2、同図(11)は発振ト
ランスMの1次巻線n、の両端電圧Vn1を夫々示すも
のである。
示し、同図(a)は発振器O8Cの出力波形、同図(b
)は端子■の電圧波形、同図(e)は端子■の電圧波形
、同図(d)はトランジスタQ、のコレクタ・エミッタ
間電圧vCE + 、同図(e)はトランジスタQ、の
コレクタ電流reい同図(「)トランジスタQ2のコレ
クタ・エミγり間電圧■cE2、同図(g)はトランジ
スタQ2のコレクタ電流Ic2、同図(11)は発振ト
ランスMの1次巻線n、の両端電圧Vn1を夫々示すも
のである。
発振器oSCからは第6図(、)に示すようなパルスV
oscが出力され、このパルスV oscは7リツプ
70ツブFFに入力され、更に、夫々ナンドデートG、
、G、から第6図(b)(e)に示すようなVT、。
oscが出力され、このパルスV oscは7リツプ
70ツブFFに入力され、更に、夫々ナンドデートG、
、G、から第6図(b)(e)に示すようなVT、。
VT2なる信号に変換されて出力される。この信号VT
l+VT2が端子■、■を介してトランジスタQ it
Q、を交互にオンオフ動作せしめる。トランジスタQ
31! M 号V T IがLレベルのときにオンし、
ベース電源■1より抵抗Rコを介してトランジスタQ1
をドライブする。トランジスタQ、がオンすると、入力
直流電源Vs、より発振トランスMの1次巻線nlを介
して電流が流れ、第6図(e)に示すようにトランジス
タQ1にコレクタ電流Ic1が流れ、コレクタ・エミッ
タ間電圧V CE lは発振トランスMとコンデンサC
との共振で第6図(d)に示すように脈流状になる9次
に、トランジスタQ、は信号VT2がLレベルのときに
オンし、トランジスタQ2をオンせしめ、上記と同様に
トランジスタQ2に第6図(g)に示すようにコレクタ
電流Ic2が流れ、コレクタ・エミッタ間電圧veto
2は第6図(f)に示すようになる。結局、発振トラン
スMの1次巻線部には第6図(h)に示すような略正弦
波の電圧Vn、が発生し、これを任意の比率で施された
2大巻IIAn 2より電圧変換し、負荷3に供給する
。ここで、発振トランスMとコンデンサCの共振周波数
と信号V 7 H、V 72の周波数は等しいものとす
る。
l+VT2が端子■、■を介してトランジスタQ it
Q、を交互にオンオフ動作せしめる。トランジスタQ
31! M 号V T IがLレベルのときにオンし、
ベース電源■1より抵抗Rコを介してトランジスタQ1
をドライブする。トランジスタQ、がオンすると、入力
直流電源Vs、より発振トランスMの1次巻線nlを介
して電流が流れ、第6図(e)に示すようにトランジス
タQ1にコレクタ電流Ic1が流れ、コレクタ・エミッ
タ間電圧V CE lは発振トランスMとコンデンサC
との共振で第6図(d)に示すように脈流状になる9次
に、トランジスタQ、は信号VT2がLレベルのときに
オンし、トランジスタQ2をオンせしめ、上記と同様に
トランジスタQ2に第6図(g)に示すようにコレクタ
電流Ic2が流れ、コレクタ・エミッタ間電圧veto
2は第6図(f)に示すようになる。結局、発振トラン
スMの1次巻線部には第6図(h)に示すような略正弦
波の電圧Vn、が発生し、これを任意の比率で施された
2大巻IIAn 2より電圧変換し、負荷3に供給する
。ここで、発振トランスMとコンデンサCの共振周波数
と信号V 7 H、V 72の周波数は等しいものとす
る。
このようにして、入力直流電源Vs、より任意の電圧を
負荷3に供給できるが、トランジスタQ5.Q2のコレ
クタ・エミッタ間電圧V CEl T V CF 2は
、共振しているため入力直流電源Vslの数倍となり、
トランジスタQ、、Q2のコレクタ・エミッタ間耐圧V
CEOは相当高いものが必要となる。また、トランジ
スタQ3.Q、はオフすると、トランジスタQ、、Q、
は抵抗R,,R,によって誤動作防止としているが、共
振周波数と信号VTIIVT2の周波数がずれると、例
えば、トランジスタQ、がオンの時、コレクタ・エミッ
タ間電圧V CE Iが反転してしまい、コレクタ電流
Ic+が止まり、発振トランスMの振動でトランジスタ
Q2がわずかにオンする可能性もあるという問題があっ
た。
負荷3に供給できるが、トランジスタQ5.Q2のコレ
クタ・エミッタ間電圧V CEl T V CF 2は
、共振しているため入力直流電源Vslの数倍となり、
トランジスタQ、、Q2のコレクタ・エミッタ間耐圧V
CEOは相当高いものが必要となる。また、トランジ
スタQ3.Q、はオフすると、トランジスタQ、、Q、
は抵抗R,,R,によって誤動作防止としているが、共
振周波数と信号VTIIVT2の周波数がずれると、例
えば、トランジスタQ、がオンの時、コレクタ・エミッ
タ間電圧V CE Iが反転してしまい、コレクタ電流
Ic+が止まり、発振トランスMの振動でトランジスタ
Q2がわずかにオンする可能性もあるという問題があっ
た。
[発明の目的1
本発明は、上述の点に鑑みて提供したものであって、ス
イッチングトランジスタに必要なコレクタ・エミッタ間
耐圧を下げ、且つ誤動作防止を行なうことを目的とした
電源装置を提供するものである。
イッチングトランジスタに必要なコレクタ・エミッタ間
耐圧を下げ、且つ誤動作防止を行なうことを目的とした
電源装置を提供するものである。
[発明の開示1
(構成)
本発明は、2つ以上のスイッチングトランジスタのエミ
ッタが共通接続して接地され、これらスイッチングトラ
ンジスタのオンオフにより負荷に電源を供給するスイッ
チング回路と、このスイッチング回路のスイッチングト
ランジスタの内の1つをオンせしめた時に他のスイッチ
ングトランジスタをオフせしめる制御回路とを有する′
I&源装置において、各スイッチングトランジスタのベ
ースをベース安定抵抗を介して接地し、各スイッチング
トランジスタの共通接続されたエミッタより、オンして
いるスイッチングトランジスタのコレクタ電流を流して
両端に生じた電圧降下によりオフしているスイッチング
トランジスタのベースを逆バイアスする抵抗を接地し、
該抵抗により各スイッチングトランジスタの共通接続さ
れたエミッタより、オンしているスイッチングトランジ
スタのコレクタ電流を流して両端に生じた電圧降下によ
りオフしているスイッチングトランジスタのベースを逆
バイアスするようにしたことを特徴とするものである。
ッタが共通接続して接地され、これらスイッチングトラ
ンジスタのオンオフにより負荷に電源を供給するスイッ
チング回路と、このスイッチング回路のスイッチングト
ランジスタの内の1つをオンせしめた時に他のスイッチ
ングトランジスタをオフせしめる制御回路とを有する′
I&源装置において、各スイッチングトランジスタのベ
ースをベース安定抵抗を介して接地し、各スイッチング
トランジスタの共通接続されたエミッタより、オンして
いるスイッチングトランジスタのコレクタ電流を流して
両端に生じた電圧降下によりオフしているスイッチング
トランジスタのベースを逆バイアスする抵抗を接地し、
該抵抗により各スイッチングトランジスタの共通接続さ
れたエミッタより、オンしているスイッチングトランジ
スタのコレクタ電流を流して両端に生じた電圧降下によ
りオフしているスイッチングトランジスタのベースを逆
バイアスするようにしたことを特徴とするものである。
(実施例1)
以下、本発明の一実施例を図面により説明する。一般に
トランジスタの耐圧は、ベースを開放した場合のコレク
タ・エミγり間の耐圧V CHOが最も低く、コレクタ
・ベース間の耐圧V CROが最も高い。しかし、ベー
スの状態によってコレクタ・エミッタ間の耐圧はv c
noに近付けることができる。すなわち、VCBO>
VCEZ> VCEOとなるコレクタ・エミッタ闇耐圧
■。r!zが存在する。従来の第5図では、抵抗Rs
= RaによってトランジスタQ、、Q、のオフ時にベ
ース・エミッタ間を接続しているが、この時の耐圧VC
F、Rは抵抗Rs −Rsの抵抗値が十分小さければ高
くはなるが、実際上その抵抗値が小さいとベース電流を
供給する電圧の容量が大きくなってしまい、損失も増え
るので不可能である。従って、従来のtlS5図の■。
トランジスタの耐圧は、ベースを開放した場合のコレク
タ・エミγり間の耐圧V CHOが最も低く、コレクタ
・ベース間の耐圧V CROが最も高い。しかし、ベー
スの状態によってコレクタ・エミッタ間の耐圧はv c
noに近付けることができる。すなわち、VCBO>
VCEZ> VCEOとなるコレクタ・エミッタ闇耐圧
■。r!zが存在する。従来の第5図では、抵抗Rs
= RaによってトランジスタQ、、Q、のオフ時にベ
ース・エミッタ間を接続しているが、この時の耐圧VC
F、Rは抵抗Rs −Rsの抵抗値が十分小さければ高
くはなるが、実際上その抵抗値が小さいとベース電流を
供給する電圧の容量が大きくなってしまい、損失も増え
るので不可能である。従って、従来のtlS5図の■。
12はVcEOより少しだけ高い値となる。
ところで、トランジスタがオフの時、ベースを逆方向に
バイアスすれば耐圧が高くなることは周知である。この
耐圧をV(JNとする。ここで、このバイアスを行なう
電圧は、IV程度もあれば十分である。本発明は、オフ
側のスイッチングトランジスタが、オン側のスイッチン
グトランジスタのそれに流れる電流によって自動的に逆
バイアスされるようにしたものである。
バイアスすれば耐圧が高くなることは周知である。この
耐圧をV(JNとする。ここで、このバイアスを行なう
電圧は、IV程度もあれば十分である。本発明は、オフ
側のスイッチングトランジスタが、オン側のスイッチン
グトランジスタのそれに流れる電流によって自動的に逆
バイアスされるようにしたものである。
以下、実施例により具体的に説明する。ttS1図に具
体回路図を示す。第5図と本発明の第1図との相異点は
、図示の如くスイッチングトランジスタQ、、Q2の共
通接続したエミッタと接地間に抵抗Rbを挿入接続した
点である。動作は従来例と全く同等であるが、トランジ
スタQ、、Q2のコレクタ電流Ic+t I e2によ
って抵抗Rbの両端に電圧Vrbが生ずる。今、仮にト
ランジスタQコがオフすなわちトランジスタQ、がオフ
の時を考える。
体回路図を示す。第5図と本発明の第1図との相異点は
、図示の如くスイッチングトランジスタQ、、Q2の共
通接続したエミッタと接地間に抵抗Rbを挿入接続した
点である。動作は従来例と全く同等であるが、トランジ
スタQ、、Q2のコレクタ電流Ic+t I e2によ
って抵抗Rbの両端に電圧Vrbが生ずる。今、仮にト
ランジスタQコがオフすなわちトランジスタQ、がオフ
の時を考える。
動作上トランジスタQ2はオンし、コレクタ電流Ic2
が流れる。これにより、抵抗RbにVrb’=Ic2X
Rbなる電圧が生じる。トランジスタQ1は抵抗R9が
接続されただけに等しい状態であり、抵抗R6の両端は
同電位と考えられる。すなわち、抵抗Rbの両端に生じ
た電圧VrbによってトランジスタQ、のベースは負に
、エミッタは正になっており、結局、トランジスタQ、
は逆バイアスされることとなり、耐圧はVCENとなる
ため、トランジスタQ、の耐圧による選択は従来例より
低いもので可能となる。また、トランジスタQ2につい
ても同様なので、その説明は省略する。更に、トランジ
スタQ、またはQ2を逆バイアスしているため、オフし
ているトランジスタQ、またはQ2の誤動作も起こらな
い長所もある。ここで、抵抗Rhは、電圧Vrbをかせ
ぐに十分な値で良いから、小さい抵抗値のもので可能で
ある0例えば、電圧Vrbに1■出すために、コレクタ
電流reがIAなら、Rb=1Ωで十分となる。
が流れる。これにより、抵抗RbにVrb’=Ic2X
Rbなる電圧が生じる。トランジスタQ1は抵抗R9が
接続されただけに等しい状態であり、抵抗R6の両端は
同電位と考えられる。すなわち、抵抗Rbの両端に生じ
た電圧VrbによってトランジスタQ、のベースは負に
、エミッタは正になっており、結局、トランジスタQ、
は逆バイアスされることとなり、耐圧はVCENとなる
ため、トランジスタQ、の耐圧による選択は従来例より
低いもので可能となる。また、トランジスタQ2につい
ても同様なので、その説明は省略する。更に、トランジ
スタQ、またはQ2を逆バイアスしているため、オフし
ているトランジスタQ、またはQ2の誤動作も起こらな
い長所もある。ここで、抵抗Rhは、電圧Vrbをかせ
ぐに十分な値で良いから、小さい抵抗値のもので可能で
ある0例えば、電圧Vrbに1■出すために、コレクタ
電流reがIAなら、Rb=1Ωで十分となる。
(実施例2)
@2図は他の実施例の具体回路図を示すものであり、ス
イッチング回路1はトランジスタQ5〜Qいインダクタ
1、等から構成されている。トランジスタQ5.Q6は
高速でスイッチング動作し、トランジスタQ、、Q、は
低速でスイッチング動作をし、このトランジスタQ、、
Q、のエミッタは共通接続して抵抗Rbを介して接地し
である。制御回路2は、トランジスタQ、−Q、、、発
振器OSc、、osc2、インバータG s r Gい
/アデートG5.G6、パルストランスPT、、PT2
.7リツプ70ツブFFい電圧比較器CMP等から構成
されている。各端子■〜■を夫々接続するものである。
イッチング回路1はトランジスタQ5〜Qいインダクタ
1、等から構成されている。トランジスタQ5.Q6は
高速でスイッチング動作し、トランジスタQ、、Q、は
低速でスイッチング動作をし、このトランジスタQ、、
Q、のエミッタは共通接続して抵抗Rbを介して接地し
である。制御回路2は、トランジスタQ、−Q、、、発
振器OSc、、osc2、インバータG s r Gい
/アデートG5.G6、パルストランスPT、、PT2
.7リツプ70ツブFFい電圧比較器CMP等から構成
されている。各端子■〜■を夫々接続するものである。
本実施例は、負荷3に低周波の矩形波を供給する回路で
あり、特に、負荷3が高圧放電灯(HID)である場合
には、HID固有の音響的共鳴現象を生じることなく、
小型軽量な点灯装置を形成することができるものである
。
あり、特に、負荷3が高圧放電灯(HID)である場合
には、HID固有の音響的共鳴現象を生じることなく、
小型軽量な点灯装置を形成することができるものである
。
以下、動作を説明する。尚、第3図は第2図における高
周波側の動作を示す波形で、第4図は第2図における低
周波側の動作を示す波形である。
周波側の動作を示す波形で、第4図は第2図における低
周波側の動作を示す波形である。
発振器O3C,は第3図(、)に示すように数10kH
2程度の高い周波数f、のパルスを発生し、これを、7
リツプ70ツブF F +のセット入力yaSに入力す
る。この信号により7リツプ70ツブFF1の出力端Q
はHレベルとなり(tIS3図(C))、インバータG
、を介して反転されたLレベルの信号がノアデー)Gs
、Gaに夫々入力される。一方、発振器0SC2は、1
0〜敗100kHzの低い周波数r、−で第4図(a)
に示す50%デユーティサイクルのパルスを発生する。
2程度の高い周波数f、のパルスを発生し、これを、7
リツプ70ツブF F +のセット入力yaSに入力す
る。この信号により7リツプ70ツブFF1の出力端Q
はHレベルとなり(tIS3図(C))、インバータG
、を介して反転されたLレベルの信号がノアデー)Gs
、Gaに夫々入力される。一方、発振器0SC2は、1
0〜敗100kHzの低い周波数r、−で第4図(a)
に示す50%デユーティサイクルのパルスを発生する。
今、発振器0SC2がLレベルの時を考えると、ノアデ
ートG6の出力は常にLレベルであり、他方の/アゲー
トG5は7リツプ70ツブFF、の出力IQの状態に応
じて、H/ Lとなる。、7リツプ70ツブFF、の出
力端Q hfHレベルのとき、ノアデー)Gsの出力も
+(レベルとなり、トランジスタQ13がオンするため
、パルストランスPT、に電流が流れ、滑子■、■間に
トランジスタQ、をドライブする電圧が発生する。また
、発振器○S02がLレベルであるから、トランジスタ
Q、。はオン、トランジスタQI+はインバータG、を
介するためオンするから、端子■がLレベル、端子■が
Hレベルとなり、結局、トランジスタQアがオフ、トラ
ンジスタQ6はオンし、また、トランジスタQ6も当然
オフする。
ートG6の出力は常にLレベルであり、他方の/アゲー
トG5は7リツプ70ツブFF、の出力IQの状態に応
じて、H/ Lとなる。、7リツプ70ツブFF、の出
力端Q hfHレベルのとき、ノアデー)Gsの出力も
+(レベルとなり、トランジスタQ13がオンするため
、パルストランスPT、に電流が流れ、滑子■、■間に
トランジスタQ、をドライブする電圧が発生する。また
、発振器○S02がLレベルであるから、トランジスタ
Q、。はオン、トランジスタQI+はインバータG、を
介するためオンするから、端子■がLレベル、端子■が
Hレベルとなり、結局、トランジスタQアがオフ、トラ
ンジスタQ6はオンし、また、トランジスタQ6も当然
オフする。
この状態でトランジスタQ、がオンオフするため、入力
直流型11iVs+、)ランノスタQ6、イングクタL
1負荷3、トランジスタQ8(常にオン)、ダイオード
D、によって所謂降圧チ!I−/バが構成される。トラ
ンジスタQ、がオンすると、トランジスタQ、とトラン
ジスタQ、にはV S+ / Lの傾斜をもつ電流Ic
+が流れる。この電流Ic8は抵抗R1)によって電圧
Vrbに変換され、その結果、トランジスタQ、は逆バ
イアスされ、先の実施例と同等、つまり耐圧が上がり、
誤動作防止という効果が得られる。
直流型11iVs+、)ランノスタQ6、イングクタL
1負荷3、トランジスタQ8(常にオン)、ダイオード
D、によって所謂降圧チ!I−/バが構成される。トラ
ンジスタQ、がオンすると、トランジスタQ、とトラン
ジスタQ、にはV S+ / Lの傾斜をもつ電流Ic
+が流れる。この電流Ic8は抵抗R1)によって電圧
Vrbに変換され、その結果、トランジスタQ、は逆バ
イアスされ、先の実施例と同等、つまり耐圧が上がり、
誤動作防止という効果が得られる。
また、抵抗Rhで検出される電圧Vrbを、比較器CM
P’t’基準凍圧Vrefと比較し、第3図(b)に示
すようにV rb> V refとなったときに、比較
器CMPの出力電圧V ctapをHレベルとしく第3
図(c)L 7リツプ70ツブFF、のリセット端子R
に印加する。従って、7リツプ70ツブFF、の出力端
QはLレベルとなり、インバータG、とノアデートG、
を介するため、トランジスタQ13はオフするので、端
子■、■間に電圧が出ず、トランジスタQ、はオフする
。第3図(e)(±トランジスタ電流のコレクタ・エミ
ッタ間電圧VCE7を示すものである。
P’t’基準凍圧Vrefと比較し、第3図(b)に示
すようにV rb> V refとなったときに、比較
器CMPの出力電圧V ctapをHレベルとしく第3
図(c)L 7リツプ70ツブFF、のリセット端子R
に印加する。従って、7リツプ70ツブFF、の出力端
QはLレベルとなり、インバータG、とノアデートG、
を介するため、トランジスタQ13はオフするので、端
子■、■間に電圧が出ず、トランジスタQ、はオフする
。第3図(e)(±トランジスタ電流のコレクタ・エミ
ッタ間電圧VCE7を示すものである。
次に、発振器0SC2の出力がHレベルとなると、イン
バータG4により反転されてその出力はLレベルとなる
ため、トランジスタQ zはオフとなり、端子■からは
Hレベルが出力される。*た、トランジスタQ +2が
オンして端子■はLレベルとなる。また、ノアデー)G
sの出力はLレベルとなる。従って、トランジスタQ、
はオン、トランジスタQ、はオフ、トランジスタQ、は
オフとなり、トランジスタQ6は上記と同様にオンオフ
動作をする。そのため、入力直流電源Vsい トランジ
スタQ 5、負荷3、インダクタL、トランジスタQア
、ダイオードD6によって降圧チョッパが構成される。
バータG4により反転されてその出力はLレベルとなる
ため、トランジスタQ zはオフとなり、端子■からは
Hレベルが出力される。*た、トランジスタQ +2が
オンして端子■はLレベルとなる。また、ノアデー)G
sの出力はLレベルとなる。従って、トランジスタQ、
はオン、トランジスタQ、はオフ、トランジスタQ、は
オフとなり、トランジスタQ6は上記と同様にオンオフ
動作をする。そのため、入力直流電源Vsい トランジ
スタQ 5、負荷3、インダクタL、トランジスタQア
、ダイオードD6によって降圧チョッパが構成される。
このようにして、第4図(c)に示すように負荷3には
、低周波の矩形波電圧■Lが″印加される。尚、第4図
(a)は発振器08C2の出力波形、同図(b)は負荷
3に流れる電流、同図(d)はトランジスタQ、のコレ
クタ・エミッタ間電圧Vcry8、同図(e)はトラン
ジスタQ7のコレクタ・エミッタ間電圧VCE7を夫々
示すものである。
、低周波の矩形波電圧■Lが″印加される。尚、第4図
(a)は発振器08C2の出力波形、同図(b)は負荷
3に流れる電流、同図(d)はトランジスタQ、のコレ
クタ・エミッタ間電圧Vcry8、同図(e)はトラン
ジスタQ7のコレクタ・エミッタ間電圧VCE7を夫々
示すものである。
本実施例では、先の実施例と同様に低い抵抗値の抵抗R
bによって、トランジスタQ、、Q、のオフしている方
のトランジスタが逆バイアスされ、コレクタ・エミッタ
開電圧VCHの耐圧が高くなり、また、誤動作を防止す
ることができるものである。
bによって、トランジスタQ、、Q、のオフしている方
のトランジスタが逆バイアスされ、コレクタ・エミッタ
開電圧VCHの耐圧が高くなり、また、誤動作を防止す
ることができるものである。
また、トランジスタQ、、Q、がオフのとき、トランジ
スタQ + + t Q I 2によってベース・エミ
ッタ間が短絡されるため、先の実施例よりも逆バイアス
効果が高くなるという本案の好適例である。更に、抵抗
Rbはトランジスタ電流を検出し、制御を行なうために
も用いることができるので、抵抗Rhの効果は更に大き
くなるものである。
スタQ + + t Q I 2によってベース・エミ
ッタ間が短絡されるため、先の実施例よりも逆バイアス
効果が高くなるという本案の好適例である。更に、抵抗
Rbはトランジスタ電流を検出し、制御を行なうために
も用いることができるので、抵抗Rhの効果は更に大き
くなるものである。
[発明の効果]
本発明は上述のように、2つ以上のスイッチングトラン
ジスタのエミッタが共通接続して接地され、これらスイ
ッチングトランジスタのオンオフにより負荷に電源を供
給するスイッチング回路と、このスイッチング回路のス
イッチングトランジスタの内の1つをオンせしめた時に
他のスイッチングトランジスタをオフせしめる制御回路
とを有する電源装置において、各スイッチングトランジ
スタのベースをベース安定抵抗を介して接地し、各スイ
ッチングトランジスタの共通接続されたエミッタより、
オンしているスイッチングトランジスタのコレクタ川流
を流して両端に生じた電圧降下によりオフしているスイ
ッチングトランジスタのベースを逆バイアスする抵抗を
接地するようにしたものであるから、各スイッチングト
ランジスタの共通接続したエミッタから抵抗を接地する
ことで、スイッチングトランジスタがオフのとき、他の
オンしているスイッチングトランジスタに流れるコレク
タ電流によって該抵抗に生ずる電圧降下が、オフ側のス
イッチングトランジスタをベース安定抵抗を介して逆バ
イアスにするため、該スイッチングトランジスタのコレ
クタ・エミッタ間耐圧が上昇する効果を奏し、また、該
スイッチングトランジスタは逆バイアスされているので
、誤動作らしないという効果を奏するものである。
ジスタのエミッタが共通接続して接地され、これらスイ
ッチングトランジスタのオンオフにより負荷に電源を供
給するスイッチング回路と、このスイッチング回路のス
イッチングトランジスタの内の1つをオンせしめた時に
他のスイッチングトランジスタをオフせしめる制御回路
とを有する電源装置において、各スイッチングトランジ
スタのベースをベース安定抵抗を介して接地し、各スイ
ッチングトランジスタの共通接続されたエミッタより、
オンしているスイッチングトランジスタのコレクタ川流
を流して両端に生じた電圧降下によりオフしているスイ
ッチングトランジスタのベースを逆バイアスする抵抗を
接地するようにしたものであるから、各スイッチングト
ランジスタの共通接続したエミッタから抵抗を接地する
ことで、スイッチングトランジスタがオフのとき、他の
オンしているスイッチングトランジスタに流れるコレク
タ電流によって該抵抗に生ずる電圧降下が、オフ側のス
イッチングトランジスタをベース安定抵抗を介して逆バ
イアスにするため、該スイッチングトランジスタのコレ
クタ・エミッタ間耐圧が上昇する効果を奏し、また、該
スイッチングトランジスタは逆バイアスされているので
、誤動作らしないという効果を奏するものである。
第1図は本発明の一実施例の具体回路図、第2図は同上
の他の実施例の具体回路図、第3図及び第4図は同上の
動作説明図、+55図は従来例の具体回路図、第6図は
同上の動作説明図である。 1はスイッチング回路、2は制御回路、3は負荷、Q
+tQ 2はスイッチングトランジスタ、RS IF5
はベース安定抵抗、Rbは抵抗である。 代理人 弁理士 石 1)艮 七 竿3図 第4図 逮1 第5図 第6図
の他の実施例の具体回路図、第3図及び第4図は同上の
動作説明図、+55図は従来例の具体回路図、第6図は
同上の動作説明図である。 1はスイッチング回路、2は制御回路、3は負荷、Q
+tQ 2はスイッチングトランジスタ、RS IF5
はベース安定抵抗、Rbは抵抗である。 代理人 弁理士 石 1)艮 七 竿3図 第4図 逮1 第5図 第6図
Claims (3)
- (1)2つ以上のスイッチングトランジスタのエミッタ
が共通接続して接地され、これらスイッチングトランジ
スタのオンオフにより負荷に電源を供給するスイッチン
グ回路と、このスイッチング回路のスイッチングトラン
ジスタの内の1つをオンせしめた時に他のスイッチング
トランジスタをオフせしめる制御回路とを有する電源装
置において、各スイッチングトランジスタのベースをベ
ース安定抵抗を介して接地し、各スイッチングトランジ
スタの共通接続されたエミッタより、オンしているスイ
ッチングトランジスタのコレクタ電流を流して両端に生
じた電圧降下によりオフしているスイッチングトランジ
スタのベースを逆バイアスする抵抗を接地して成ること
を特徴とする電源装置。 - (2)スイッチングトランジスタをオフさせるために、
該スイッチングトランジスタのベースと上記抵抗を介し
て接続されているエミッタとを別に設けたトランジスタ
などのスイッチ手段で短絡するようにしたことを特徴と
する特許請求の範囲第1項記載の電源装置。 - (3)オンしているスイッチングトランジスタのコレク
タ電流を上記抵抗により検出し、この検出した信号によ
り該スイッチングトランジスタをオフ制御するようにし
たことを特徴とする特許請求の範囲第1項記載の電源装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204466A JPH0834699B2 (ja) | 1986-08-29 | 1986-08-29 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204466A JPH0834699B2 (ja) | 1986-08-29 | 1986-08-29 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6359775A true JPS6359775A (ja) | 1988-03-15 |
| JPH0834699B2 JPH0834699B2 (ja) | 1996-03-29 |
Family
ID=16490999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61204466A Expired - Lifetime JPH0834699B2 (ja) | 1986-08-29 | 1986-08-29 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834699B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980574A (en) * | 1990-01-23 | 1990-12-25 | Photocomm, Inc. | Solar irrigation D.C. to A.C. power system supplying A.C. voltage at a precise power frequency |
| JP2001201968A (ja) * | 1999-11-11 | 2001-07-27 | Canon Inc | 画像形成装置用電源装置及びそれを用いた画像形成装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS592569A (ja) * | 1982-06-10 | 1984-01-09 | Yokogawa Hewlett Packard Ltd | スイツチングレギユレ−タ |
| JPS6066667A (ja) * | 1983-09-15 | 1985-04-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | パワ−・レギユレ−タ |
-
1986
- 1986-08-29 JP JP61204466A patent/JPH0834699B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS592569A (ja) * | 1982-06-10 | 1984-01-09 | Yokogawa Hewlett Packard Ltd | スイツチングレギユレ−タ |
| JPS6066667A (ja) * | 1983-09-15 | 1985-04-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | パワ−・レギユレ−タ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980574A (en) * | 1990-01-23 | 1990-12-25 | Photocomm, Inc. | Solar irrigation D.C. to A.C. power system supplying A.C. voltage at a precise power frequency |
| JP2001201968A (ja) * | 1999-11-11 | 2001-07-27 | Canon Inc | 画像形成装置用電源装置及びそれを用いた画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0834699B2 (ja) | 1996-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7449841B2 (en) | Charge limited high voltage switch circuits | |
| JPH1050489A (ja) | より高い周波数の冷陰極蛍光灯電源 | |
| JPS6359775A (ja) | 電源装置 | |
| JPS6373877A (ja) | スイツチング制御型電源回路 | |
| JPH0435989B2 (ja) | ||
| BRPI0609490A2 (pt) | circuito de comutação e método de comutação de circuito transistorizado | |
| KR100359709B1 (ko) | 스위칭모드 전원공급기 | |
| JPS61277372A (ja) | 電源装置 | |
| CN213402811U (zh) | 一种igbt驱动隔离电源电路 | |
| JP2605664Y2 (ja) | プッシュプル型dc−dcコンバータ | |
| JPH0713435Y2 (ja) | インバータ装置 | |
| JPH0750874Y2 (ja) | スイッチング電源 | |
| JP3235245B2 (ja) | インバータ装置 | |
| JPS60118069A (ja) | インバ−タ回路 | |
| JPH01160375A (ja) | インバータ装置 | |
| KR200228222Y1 (ko) | 스위칭모드 전원공급기 | |
| JPH11283772A (ja) | 放電灯用自励共振型電源 | |
| JPH03116696A (ja) | 放電灯点灯装置 | |
| KR920000974Y1 (ko) | 안정화 전원장치 | |
| JPH06225540A (ja) | インバータ装置 | |
| JPH01160376A (ja) | インバータ装置 | |
| JPS62244276A (ja) | スイツチング制御型電源回路 | |
| JPH07177740A (ja) | 電源装置 | |
| JPS6032571A (ja) | トランス駆動回路 | |
| JP2008077872A (ja) | 放電灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |