JPS6360330B2 - - Google Patents
Info
- Publication number
- JPS6360330B2 JPS6360330B2 JP21162582A JP21162582A JPS6360330B2 JP S6360330 B2 JPS6360330 B2 JP S6360330B2 JP 21162582 A JP21162582 A JP 21162582A JP 21162582 A JP21162582 A JP 21162582A JP S6360330 B2 JPS6360330 B2 JP S6360330B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- output
- area ratio
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
Description
【発明の詳細な説明】
この発明は、絶対温度に高精度に比例した出力
を得るための絶対温度比例回路に関するものであ
る。
を得るための絶対温度比例回路に関するものであ
る。
従来、物理量として広いダイナミツクレンジの
ものを電気信号に変換する際、対数圧縮して用い
る場合が多い。この場合、トランジスタのベー
ス・エミツタ特性を応用することが一般的で、絶
対温度に比例する信号量となり、これらを補正す
るためにも絶対温度比例回路は重要である。
ものを電気信号に変換する際、対数圧縮して用い
る場合が多い。この場合、トランジスタのベー
ス・エミツタ特性を応用することが一般的で、絶
対温度に比例する信号量となり、これらを補正す
るためにも絶対温度比例回路は重要である。
第１図は従来の絶対温度比例回路の一例を示す
ものであり、CM1，CM2は定電流供給源、R0は
バイアス電圧設定抵抗器、Q1，Q2は第１、第２
の入力トランジスタ、R11は信号電圧−電流変換
用抵抗器、QP1，QP2，QP3は第５、第６、第７の
トランジスタでPNP型の第２のカレントミラー
を構成し、Q3，Q4は第３、第４のトランジスタ
でNPN型の第１のカレントミラーを構成してい
る。QP4は出力用PNPトランジスタ、R12は出力
抵抗器、VBは電源、D1，D2はダイオード、T0は
出力端子である。
ものであり、CM1，CM2は定電流供給源、R0は
バイアス電圧設定抵抗器、Q1，Q2は第１、第２
の入力トランジスタ、R11は信号電圧−電流変換
用抵抗器、QP1，QP2，QP3は第５、第６、第７の
トランジスタでPNP型の第２のカレントミラー
を構成し、Q3，Q4は第３、第４のトランジスタ
でNPN型の第１のカレントミラーを構成してい
る。QP4は出力用PNPトランジスタ、R12は出力
抵抗器、VBは電源、D1，D2はダイオード、T0は
出力端子である。
次に動作について説明する。第１図において、
定電流供給源CM1，CM2より電流I1，I2が供給さ
れ、各々ダイオードD1，D2を介してバイアス電
圧設定抵抗器R0に流れ込み、各ダイオードD1，
D2のアノードの電位V1，V2は、 V1＝VBE1＋R0（I1＋I2） …(1) V2＝VBE2＋R0（I1＋I2） …(2) ただし、VBE1，VBE2はダイオードD1，D2の順
方向の降下電圧である。
定電流供給源CM1，CM2より電流I1，I2が供給さ
れ、各々ダイオードD1，D2を介してバイアス電
圧設定抵抗器R0に流れ込み、各ダイオードD1，
D2のアノードの電位V1，V2は、 V1＝VBE1＋R0（I1＋I2） …(1) V2＝VBE2＋R0（I1＋I2） …(2) ただし、VBE1，VBE2はダイオードD1，D2の順
方向の降下電圧である。
電位V1，V2を介して信号電圧−電流変換用抵
抗器R11の両端間の電圧ΔV1は、 ΔV1＝（V1−VBEo1）−（V2−VBEo2） ＝（VBE1−VBE2）＋（VBEo1−VBEo2） ＝kT／ｑloA2／A1I1／I2＋kT／ｑloE2／E1 …(3)′ ＝kT／ｑloK1K3K4 …(3) 第(3)′式において、A2、A1、E2、E1はダイオ
ードD1，D2、および入力トランジスタQ1，Q2の
エミツタ面積比、VBEo1、VBEo2は入力トランジス
タQ1，Q2のベース・エミツタ間電圧であり、I1、
I2は定電流供給源CM1，CM2を抵抗比（または面
積比）で設定可能となり、K1、K3、K4は下記第
(4)式で表わされ、温度に依存しない。
抗器R11の両端間の電圧ΔV1は、 ΔV1＝（V1−VBEo1）−（V2−VBEo2） ＝（VBE1−VBE2）＋（VBEo1−VBEo2） ＝kT／ｑloA2／A1I1／I2＋kT／ｑloE2／E1 …(3)′ ＝kT／ｑloK1K3K4 …(3) 第(3)′式において、A2、A1、E2、E1はダイオ
ードD1，D2、および入力トランジスタQ1，Q2の
エミツタ面積比、VBEo1、VBEo2は入力トランジス
タQ1，Q2のベース・エミツタ間電圧であり、I1、
I2は定電流供給源CM1，CM2を抵抗比（または面
積比）で設定可能となり、K1、K3、K4は下記第
(4)式で表わされ、温度に依存しない。
K1＝A2／A1
K3＝I1／I2 ｝ …(4)
K4＝E2／E1
第(3)、(4)式より、
ΔV1＝K5T …(5)
ただし、K5＝ｋ／ｑ・loK1K3K4となる。
前記第(3)′式の第２項が成立するためには、後
に述べるように、入力トランジスタQ1，Q2のコ
レクタ電流は等しくなるように設定してある。
に述べるように、入力トランジスタQ1，Q2のコ
レクタ電流は等しくなるように設定してある。
次に、第(5)式より信号電圧−電流変換用抵抗器
R11に流れる電流I10は、 I10＝ΔV1／R11 …(6) 電流I10はPNPカレントミラーを構成するトラ
ンジスタQP1のコレクタ電流として流れ、トラン
ジスタQP2のコレクタ側にはトランジスタQP1，
QP2のコレクタ面積比に比例した電流I11が流れ、 I11＝ＡΔV1／R11 …(7) ただし、Ａ＝CP2／CP1；CP1、CP2はトランジス
タQP1，QP2のコレクタ面積である。
R11に流れる電流I10は、 I10＝ΔV1／R11 …(6) 電流I10はPNPカレントミラーを構成するトラ
ンジスタQP1のコレクタ電流として流れ、トラン
ジスタQP2のコレクタ側にはトランジスタQP1，
QP2のコレクタ面積比に比例した電流I11が流れ、 I11＝ＡΔV1／R11 …(7) ただし、Ａ＝CP2／CP1；CP1、CP2はトランジス
タQP1，QP2のコレクタ面積である。
電流I11はNPNカレントミラーを構成するトラ
ンジスタQ4のコレクタ電流として流れ、トラン
ジスタQ3のコレクタ側に流る電流I30は、 I30＝BI11 ＝ABΔV1／R11 …(8) Ａ・Ｂ＝２ …(9) ただし、Ｂ＝E3／E4；E3、E4はトランジスタ
Q3，Q4のエミツタ面積である。
ンジスタQ4のコレクタ電流として流れ、トラン
ジスタQ3のコレクタ側に流る電流I30は、 I30＝BI11 ＝ABΔV1／R11 …(8) Ａ・Ｂ＝２ …(9) ただし、Ｂ＝E3／E4；E3、E4はトランジスタ
Q3，Q4のエミツタ面積である。
そこで、第(9)式に設定すると、第(6)、(8)式よ
り、 I30＝2I10 …(10) 第(6)、(10)式よりトランジスタQ2に流れるコレ
クタ電流I20は、 I20＝I30−I10＝I10＝ΔV1／R11 …(11) 第(6)、(11)式より、入力トランジスタQ1，Q2の
エミツタ電流は等しく、前記第(3)′式が成立する
ことになる。
り、 I30＝2I10 …(10) 第(6)、(10)式よりトランジスタQ2に流れるコレ
クタ電流I20は、 I20＝I30−I10＝I10＝ΔV1／R11 …(11) 第(6)、(11)式より、入力トランジスタQ1，Q2の
エミツタ電流は等しく、前記第(3)′式が成立する
ことになる。
次に、出力用PNPトランジスタQP4とトランジ
スタQP2のコレクタ面積を等しくし、出力抵抗器
R12から出力端子T0を介して出力V0を取り出す
と、第(5)、(7)式より V0＝I11R12 ＝ＡΔV1／R1・R12 ＝AK5T ＝K6T …(12) ただし、K6＝CP2／CP1・ｋ／ｑlo（A2／A1・I1／I2・
E2／E1）・ R2／R1 上記第(12)式より、定電流供給源CM1，CM2の
電流比、ダイオードD1，D2、入力トランジスタ
Q1，Q2のエミツタ面積比を設定することにより、
任意の定数K6を伴つた絶対温度に比例する出力
電圧が得られる。
スタQP2のコレクタ面積を等しくし、出力抵抗器
R12から出力端子T0を介して出力V0を取り出す
と、第(5)、(7)式より V0＝I11R12 ＝ＡΔV1／R1・R12 ＝AK5T ＝K6T …(12) ただし、K6＝CP2／CP1・ｋ／ｑlo（A2／A1・I1／I2・
E2／E1）・ R2／R1 上記第(12)式より、定電流供給源CM1，CM2の
電流比、ダイオードD1，D2、入力トランジスタ
Q1，Q2のエミツタ面積比を設定することにより、
任意の定数K6を伴つた絶対温度に比例する出力
電圧が得られる。
しかしながら第１図に示す従来の回路では、定
電流回路CM1，CM2および、ダイオードD1，D2
がトランジスタQ1，Q2と並列になつており、I1、
I2の電流比とI10、I20の電流比は各々独立してお
り、その電流比のバラツキも加算されることにな
るため、出力電圧の精度低下の原因となる。
電流回路CM1，CM2および、ダイオードD1，D2
がトランジスタQ1，Q2と並列になつており、I1、
I2の電流比とI10、I20の電流比は各々独立してお
り、その電流比のバラツキも加算されることにな
るため、出力電圧の精度低下の原因となる。
本発明はこのような従来のものの問題点に鑑み
てなされたもので、第１、第２の入力トランジス
タの各々のエミツタに第１、第２のダイオードの
アノードを接続し、該第１、第２のダイオードの
カソード間に電流設定用抵抗を接続し、上記第２
のダイオードのカソードに第１のカレントミラー
の一方のトランジスタのコレクタを接続し、上記
第１、第２の入力トランジスタのコレクタに、第
１のカレントミラーと逆導電型の第２のカレント
ミラーの一方のトランジスタのコレクタ、エミツ
タを接続することにより、構成が簡単で出力電圧
の精度を大きく向上できる絶対温度比例回路を提
供することを目的としている。
てなされたもので、第１、第２の入力トランジス
タの各々のエミツタに第１、第２のダイオードの
アノードを接続し、該第１、第２のダイオードの
カソード間に電流設定用抵抗を接続し、上記第２
のダイオードのカソードに第１のカレントミラー
の一方のトランジスタのコレクタを接続し、上記
第１、第２の入力トランジスタのコレクタに、第
１のカレントミラーと逆導電型の第２のカレント
ミラーの一方のトランジスタのコレクタ、エミツ
タを接続することにより、構成が簡単で出力電圧
の精度を大きく向上できる絶対温度比例回路を提
供することを目的としている。
以下本発明の実施例を図について説明する。
第２図は本発明による絶対温度比例回路の一実
施例を示し、図において第１図と同一符号は同一
又は相当部分を示す。V4は第１、第２の入力ト
ランジスタQ1，Q2への定電圧バイアス電源であ
り、該第１、第２の入力トランジスタのエミツタ
面積比はＸ：１（Ｘ＞１）であり、またD3，D4は
ΔVBE発生用の第１、第２のダイオードで、これ
らのエミツタ面積比はＸ：１である。
施例を示し、図において第１図と同一符号は同一
又は相当部分を示す。V4は第１、第２の入力ト
ランジスタQ1，Q2への定電圧バイアス電源であ
り、該第１、第２の入力トランジスタのエミツタ
面積比はＸ：１（Ｘ＞１）であり、またD3，D4は
ΔVBE発生用の第１、第２のダイオードで、これ
らのエミツタ面積比はＸ：１である。
次に動作の説明をする。バイアス電圧V4を介
して、信号電圧−電流変換用抵抗器R11の両端間
の電圧ΔV2は、（13）式となる。
して、信号電圧−電流変換用抵抗器R11の両端間
の電圧ΔV2は、（13）式となる。
ΔV2＝（V2−VBE1−VD3）−（V2−VBE2−VD4）
＝VBE2−VBE1＋VD4−VD3
＝kT／ｑloA1／A2・I20／I10＋kT／ｑloE3／E4・I10
／I20…（13）′ ＝kT／ｑloK11・K12・K13 …（13） 第（13）′式において、E3、E4はダイオード
D3，D4のエミツタ面積比である。また、前記(6)
〜(11)式の説明の如く、I10＝I20となり、K13＝１と
なるので、上記電圧ΔV2は式（14）式となる。
／I20…（13）′ ＝kT／ｑloK11・K12・K13 …（13） 第（13）′式において、E3、E4はダイオード
D3，D4のエミツタ面積比である。また、前記(6)
〜(11)式の説明の如く、I10＝I20となり、K13＝１と
なるので、上記電圧ΔV2は式（14）式となる。
ΔV2＝kT／ｑloK11・K12 …（14）
但しK11＝A1／A2、K12＝E3／E4である。
また同様に、前記(12)式の説明に沿つて、出力抵
抗R12から出力端子T0を介して出力V0取り出す
と、 V0＝I11・R2 ＝Ａ・ΔV2／R1・R2 ＝Ａ・R2／R1・（ｋ／ｑloK12・K13）Ｔ…（15）′ ＝K14・Ｔ …（15） ただしK14＝CP2／CP1・R2／R1・ｋ／ｑloA1／A2・E3
／E4 …（16） 上記（15）′、（15）式より、トランジスタQ1，
Q2およびダイオードD3，D4の面積比を設定する
ことにより、任意の定数K14を伴つた、絶対値に
比例する出力が得られる。
抗R12から出力端子T0を介して出力V0取り出す
と、 V0＝I11・R2 ＝Ａ・ΔV2／R1・R2 ＝Ａ・R2／R1・（ｋ／ｑloK12・K13）Ｔ…（15）′ ＝K14・Ｔ …（15） ただしK14＝CP2／CP1・R2／R1・ｋ／ｑloA1／A2・E3
／E4 …（16） 上記（15）′、（15）式より、トランジスタQ1，
Q2およびダイオードD3，D4の面積比を設定する
ことにより、任意の定数K14を伴つた、絶対値に
比例する出力が得られる。
本実施例による絶対温度比例回路では、（16）
式から明らかな様に、K12、K13にはI10、I11の電
流比のバラツキのみしか含まれないので、出力電
圧の精度が向上することは明らかてある。
式から明らかな様に、K12、K13にはI10、I11の電
流比のバラツキのみしか含まれないので、出力電
圧の精度が向上することは明らかてある。
また、本実施例による絶対温度比例回路は、ト
ランジスタ、ダイオードおよび低抗で構成できる
ため、簡潔でしかも高精度の出力を得ることがで
きる。したがつて産業用および民生用産業回路に
応用できる。
ランジスタ、ダイオードおよび低抗で構成できる
ため、簡潔でしかも高精度の出力を得ることがで
きる。したがつて産業用および民生用産業回路に
応用できる。
なお上記実施例ではカレントミラーの面積比に
関してＡ・Ｂ＝２の場合について説明したが、こ
れはＡ・Ｂ＞２であつても良い。
関してＡ・Ｂ＝２の場合について説明したが、こ
れはＡ・Ｂ＞２であつても良い。
以上のように本発明に係る絶対温度比例回路に
よれば、エミツタ面積比がＸ：１（Ｘ＞１）の第
１、第２の入力トランジスタの各々のエミツタ
に、エミツタ面積比がＸ：１の第１、第２のダイ
オードの各々のアノードを接続し、該第１、第２
のダイオードのカソード間に電流設定用抵抗を接
続し、エミツタ面積比がＢ：１の第１のカレント
ミラーの一方のトランジスタのコレクタを上記第
２のダイオードのカソードに接続し、上記第１の
カレントミラーと逆導電型でコレクタ面積比が
１：Ａ（（Ａ・Ｂ≧２）の第２のカレントミラーの
一方のトランジスタのコレクタ、エミツタを各々
上記第１、第２の入力トランジスタのコレクタに
接続し、出力トランジスタのエミツタ、ベースを
各々電源、上記第２のカレントミラーの共通ベー
スに接続し、さらに出力抵抗、出力端子を上記出
力トランジスタのコレクタ、アース間、出力トラ
ンジスタのコレクタに接続したので、非常に簡単
な構成で出力電圧の精度を大きく向上できる効果
がある。
よれば、エミツタ面積比がＸ：１（Ｘ＞１）の第
１、第２の入力トランジスタの各々のエミツタ
に、エミツタ面積比がＸ：１の第１、第２のダイ
オードの各々のアノードを接続し、該第１、第２
のダイオードのカソード間に電流設定用抵抗を接
続し、エミツタ面積比がＢ：１の第１のカレント
ミラーの一方のトランジスタのコレクタを上記第
２のダイオードのカソードに接続し、上記第１の
カレントミラーと逆導電型でコレクタ面積比が
１：Ａ（（Ａ・Ｂ≧２）の第２のカレントミラーの
一方のトランジスタのコレクタ、エミツタを各々
上記第１、第２の入力トランジスタのコレクタに
接続し、出力トランジスタのエミツタ、ベースを
各々電源、上記第２のカレントミラーの共通ベー
スに接続し、さらに出力抵抗、出力端子を上記出
力トランジスタのコレクタ、アース間、出力トラ
ンジスタのコレクタに接続したので、非常に簡単
な構成で出力電圧の精度を大きく向上できる効果
がある。
第１図は従来の絶対温度比例回路の一例を示す
回路図、第２図はこの発明の一実施例による絶対
温度比例回路を示す回路図である。 R11……電流設定用抵抗（信号電圧−電流変換
用抵抗器）、R12……出力抵抗、Q1，Q2……第１、
第２の入力トランジスタ、QP1，QP2……第５、
第６のトランジスタ、Q3，Q4……第３、第４の
トランジスタ、QP4，……出力トランジスタ、VB
……電源、V4……定電圧バイアス源、D3，D4…
…第１、第２のダイオード、T0……出力端子。
なお、図中同一符号は同一または相当部分を示
す。
回路図、第２図はこの発明の一実施例による絶対
温度比例回路を示す回路図である。 R11……電流設定用抵抗（信号電圧−電流変換
用抵抗器）、R12……出力抵抗、Q1，Q2……第１、
第２の入力トランジスタ、QP1，QP2……第５、
第６のトランジスタ、Q3，Q4……第３、第４の
トランジスタ、QP4，……出力トランジスタ、VB
……電源、V4……定電圧バイアス源、D3，D4…
…第１、第２のダイオード、T0……出力端子。
なお、図中同一符号は同一または相当部分を示
す。
Claims (1)
- １ エミツタ面積比がＸ：１（Ｘ＞１）で各々の
ベースが同じ定電圧バイアス源に接続された第
１、第２の入力トランジスタと、エミツタ面積比
がＸ：１で上記第１、第２の入力トランジスタの
エミツタに各々のアノードが接続された第１、第
２のダイオードと、該第１、第２のダイオードの
カソード間に接続された電流設定用抵抗と、エミ
ツタ面積比がＢ：１の第３、第４のトランジスタ
からなり第３のトランジスタのコレクタが上記第
２のダイオードのカソードに接続された第１のカ
レントミラーと、該第１のカレントミラーと逆の
導電型を有するコレクタ面積比が１：Ａ（Ａ・Ｂ
≧２）の第５、第６のトランジスタからなり第５
のトランジスタのエミツタが上記第２の入力トラ
ンジスタのコレクタとともに電源に接続されその
コレクタが上記第１の入力トランジスタのコレク
タに接続された第２のカレントミラーと、そのエ
ミツタ、ベースがそれぞれ電源、上記第２のカレ
ントミラーの共通ベースに接続された出力トラン
ジスタと、該出力トランジスタのコレクタとアー
スとの間に接続された出力抵抗と、上記出力トラ
ンジスタのコレクタに接続された出力端子とを備
えたことを特徴とする絶対温度比例回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21162582A JPS5999322A (ja) | 1982-11-30 | 1982-11-30 | 絶対温度比例回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21162582A JPS5999322A (ja) | 1982-11-30 | 1982-11-30 | 絶対温度比例回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5999322A JPS5999322A (ja) | 1984-06-08 |
| JPS6360330B2 true JPS6360330B2 (ja) | 1988-11-24 |
Family
ID=16608864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21162582A Granted JPS5999322A (ja) | 1982-11-30 | 1982-11-30 | 絶対温度比例回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5999322A (ja) |
-
1982
- 1982-11-30 JP JP21162582A patent/JPS5999322A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5999322A (ja) | 1984-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4673867A (en) | Current mirror circuit and method for providing zero temperature coefficient trimmable current ratios | |
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| GB2212633A (en) | Two-terminal temperature-compensated current source circuit | |
| US4642551A (en) | Current to voltage converter circuit | |
| JPH0544845B2 (ja) | ||
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JPH0123802B2 (ja) | ||
| US4352057A (en) | Constant current source | |
| JPH0225561B2 (ja) | ||
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| JPS6360330B2 (ja) | ||
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPH0477329B2 (ja) | ||
| JPS6351496B2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JPH0330888B2 (ja) | ||
| JP2729071B2 (ja) | 定電流回路 | |
| JPH0434567Y2 (ja) | ||
| JPH055690Y2 (ja) | ||
| JPH0642185B2 (ja) | 定電圧回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS6218974Y2 (ja) | ||
| JPH0435775Y2 (ja) | ||
| JP2855726B2 (ja) | 基準電圧発生回路 |