JPS6361789B2 - - Google Patents
Info
- Publication number
- JPS6361789B2 JPS6361789B2 JP58240967A JP24096783A JPS6361789B2 JP S6361789 B2 JPS6361789 B2 JP S6361789B2 JP 58240967 A JP58240967 A JP 58240967A JP 24096783 A JP24096783 A JP 24096783A JP S6361789 B2 JPS6361789 B2 JP S6361789B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- depth
- diffusion layer
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/64—Variable-capacitance diodes, e.g. varactors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は特性の改善された可変容量ダイオー
ドとその製造方法に関するもので、従来の容量−
電圧特性を維持して高周波直列抵抗を低減させる
ものである。
ドとその製造方法に関するもので、従来の容量−
電圧特性を維持して高周波直列抵抗を低減させる
ものである。
従来の可変容量ダイオードはSiの拡散プレーナ
構造で製造されているものが多い。以下第１図な
いし第３図にもとづき従来の可変容量ダイオード
とその製造方法について述べる。
構造で製造されているものが多い。以下第１図な
いし第３図にもとづき従来の可変容量ダイオード
とその製造方法について述べる。
例えば第１の導電形（この例ではＮ形）の低抵
抗の半導体基板１上に周知の気相成長法にて、第
１の導電形で基板１より高比抵抗の例えば１Ωcm
前後の比抵抗のエピタキシヤル層２を例えば厚さ
４〜5μｍ形成する（第１図ａ参照）。この上に表
面保護のため絶縁膜（SiO2膜）３を約１〜2μｍ
形成したのち、写真蝕刻法により開口部６を設け
る（第１図ｂ参照）。次にイオン注入法により、
第１の導電形の不純物（この例ではP31）を加速
電圧130keV、ドーズ量（２〜３）×1013cm-2の条
件にて開口部６を通してエピタキシヤル層２に注
入する。この場合開口部６に薄い酸化膜例えば
（1000〜3000）Åの膜厚の酸化膜を介してイオン
注入してもよい。次に格子欠陥回復とキヤリア回
復のためのアニールを兼ねた熱処理を施し、前記
エピタキシヤル層より高不純物密度のインプラ拡
散層４を形成する（第１図ｃ参照）。次にこのイ
ンプラ拡散層４の表面を包含し、かつインプラ拡
散層の拡散深さより浅い拡散深さを持ち第１導電
形と反対の導電形（この例ではＰ形）の第２導電
形拡散層５を形成する（第１図ｄ参照）。この後
は周知技術にて取り出し電極を形成して可変容量
ダイオードができる。
抗の半導体基板１上に周知の気相成長法にて、第
１の導電形で基板１より高比抵抗の例えば１Ωcm
前後の比抵抗のエピタキシヤル層２を例えば厚さ
４〜5μｍ形成する（第１図ａ参照）。この上に表
面保護のため絶縁膜（SiO2膜）３を約１〜2μｍ
形成したのち、写真蝕刻法により開口部６を設け
る（第１図ｂ参照）。次にイオン注入法により、
第１の導電形の不純物（この例ではP31）を加速
電圧130keV、ドーズ量（２〜３）×1013cm-2の条
件にて開口部６を通してエピタキシヤル層２に注
入する。この場合開口部６に薄い酸化膜例えば
（1000〜3000）Åの膜厚の酸化膜を介してイオン
注入してもよい。次に格子欠陥回復とキヤリア回
復のためのアニールを兼ねた熱処理を施し、前記
エピタキシヤル層より高不純物密度のインプラ拡
散層４を形成する（第１図ｃ参照）。次にこのイ
ンプラ拡散層４の表面を包含し、かつインプラ拡
散層の拡散深さより浅い拡散深さを持ち第１導電
形と反対の導電形（この例ではＰ形）の第２導電
形拡散層５を形成する（第１図ｄ参照）。この後
は周知技術にて取り出し電極を形成して可変容量
ダイオードができる。
前記の従来方法による可変容量ダイオードにお
いては、第２導電形拡散層５（本例ではＰ形であ
る。以下Ｐ形拡散層５という）の不純物濃度が第
１導電形インプラ拡散層４（本例ではＮ形であ
る。以後Ｎ形インプラ拡散層４という）およびエ
ピタキシヤル層のそれぞれの不純物濃度より充分
高ければ第２図ａに示すように逆バイアス電圧
（以後電圧という）を印加するとＰ形拡散層５内
の空乏層の幅は非常に狭く、Ｎ形インプラ拡散層
４とエピタキシヤル層２の領域内の空乏層の拡が
りに比し無視できる。すなわち可変容量ダイオー
ドの可変容量はＮ形インプラ拡散層４内の空乏層
１０による接合容量とエピタキシヤル層２内の空
乏層１１による接合容量との和と考えられる。ま
たエピタキシヤル層の不純物濃度はＮ形インプラ
拡散層のそれより低いのでエピタキシヤル層（イ
ンプラ拡散層直下のエピタキシヤル層を除く以下
同様）内の空乏層１１の拡がりはインプラ拡散層
内の空乏層１０の拡がりより大きくなる。電圧を
増減することにより空乏層１０，１１の拡がりが
増減して可変容量となる。第３図の曲線８はその
接合容量（以下容量という）−電圧特性を示す。
いては、第２導電形拡散層５（本例ではＰ形であ
る。以下Ｐ形拡散層５という）の不純物濃度が第
１導電形インプラ拡散層４（本例ではＮ形であ
る。以後Ｎ形インプラ拡散層４という）およびエ
ピタキシヤル層のそれぞれの不純物濃度より充分
高ければ第２図ａに示すように逆バイアス電圧
（以後電圧という）を印加するとＰ形拡散層５内
の空乏層の幅は非常に狭く、Ｎ形インプラ拡散層
４とエピタキシヤル層２の領域内の空乏層の拡が
りに比し無視できる。すなわち可変容量ダイオー
ドの可変容量はＮ形インプラ拡散層４内の空乏層
１０による接合容量とエピタキシヤル層２内の空
乏層１１による接合容量との和と考えられる。ま
たエピタキシヤル層の不純物濃度はＮ形インプラ
拡散層のそれより低いのでエピタキシヤル層（イ
ンプラ拡散層直下のエピタキシヤル層を除く以下
同様）内の空乏層１１の拡がりはインプラ拡散層
内の空乏層１０の拡がりより大きくなる。電圧を
増減することにより空乏層１０，１１の拡がりが
増減して可変容量となる。第３図の曲線８はその
接合容量（以下容量という）−電圧特性を示す。
可変容量コンデンサに対する市場の要求として
は容量の電圧変化比が大きく、また高周波直列抵
抗Rsを小さくして性能指数Ｑ（１／ωRsCj）を
大きくすることが要求されている。第３図の容量
−電圧特性曲線８は約15Vを過ぎると曲線の傾斜
がゆるくなり飽和傾向を示す。すなわち容量の電
圧変化比が小さくなる傾向が確認される。容量の
電圧変化比が低下せずかつ性能指数Ｑを大きくす
ることが問題点である。
は容量の電圧変化比が大きく、また高周波直列抵
抗Rsを小さくして性能指数Ｑ（１／ωRsCj）を
大きくすることが要求されている。第３図の容量
−電圧特性曲線８は約15Vを過ぎると曲線の傾斜
がゆるくなり飽和傾向を示す。すなわち容量の電
圧変化比が小さくなる傾向が確認される。容量の
電圧変化比が低下せずかつ性能指数Ｑを大きくす
ることが問題点である。
本発明は前記問題点を解決し、従来の容量−電
圧特性の飽和傾向を改め、また直列抵抗Rsの小
さい改善された可変容量ダイオードおよびその製
造方法を提供するものである。
圧特性の飽和傾向を改め、また直列抵抗Rsの小
さい改善された可変容量ダイオードおよびその製
造方法を提供するものである。
容量−電圧特性が電圧の増加にともない飽和傾
向を示すがこれは電圧が一定値（従来例では約
15V）を越えるとエピタキシヤル層内の空乏層１
１が基板１に達し、それ以後電圧を増加しても基
板１の不純物濃度がエピタキシヤル層の不純物濃
度より高いので空乏層１１はほとんど変化しない
ためである。
向を示すがこれは電圧が一定値（従来例では約
15V）を越えるとエピタキシヤル層内の空乏層１
１が基板１に達し、それ以後電圧を増加しても基
板１の不純物濃度がエピタキシヤル層の不純物濃
度より高いので空乏層１１はほとんど変化しない
ためである。
また直流抵抗Rsは主としてインプラ拡散層４
の下面と基板１との間のエピタキシヤル層の抵抗
と考えられ、その厚さt1（第２図ｂ参照）により
変化する。Rs値を下げるためにt1を減少すれば空
乏層１１は基板１に達し易くなり容量−電圧特性
は低い電圧で飽和傾向を示すようになる。
の下面と基板１との間のエピタキシヤル層の抵抗
と考えられ、その厚さt1（第２図ｂ参照）により
変化する。Rs値を下げるためにt1を減少すれば空
乏層１１は基板１に達し易くなり容量−電圧特性
は低い電圧で飽和傾向を示すようになる。
また容量−電圧特性の飽和傾向を改善するため
に中間エピタキシヤル層の厚さt1を増加すればRs
が大となる。周知のようにPN接合の空乏層の拡
がり（形状）は逆バイアス電圧とPN接合の不純
物原子の分布によつて主として決定せられる。イ
ンプラ拡散層４の不純物濃度はエピタキシヤル層
内の不純物濃度より高いためインプラ拡散層の周
辺部におけるインプラ拡散層内の不純物はエピタ
キシヤル層内の空乏層１１の形状に大きな効果を
およぼす。したがつてインプラ拡散層４を従来よ
りも深い位置に形成すれば空乏層の空間電荷によ
る電束端はインプラ拡散層の周辺部の不純物イオ
ンと結ばれ易くなり、空乏層１１の形状は変化
し、空乏層１１が基板１に達する電圧値は増加
し、容量−電圧特性の飽和傾向は大幅に改善され
る。本発明ではインプラ拡散層の深さをそのイオ
ン注入面の深さを調節することにより制御するも
のである。
に中間エピタキシヤル層の厚さt1を増加すればRs
が大となる。周知のようにPN接合の空乏層の拡
がり（形状）は逆バイアス電圧とPN接合の不純
物原子の分布によつて主として決定せられる。イ
ンプラ拡散層４の不純物濃度はエピタキシヤル層
内の不純物濃度より高いためインプラ拡散層の周
辺部におけるインプラ拡散層内の不純物はエピタ
キシヤル層内の空乏層１１の形状に大きな効果を
およぼす。したがつてインプラ拡散層４を従来よ
りも深い位置に形成すれば空乏層の空間電荷によ
る電束端はインプラ拡散層の周辺部の不純物イオ
ンと結ばれ易くなり、空乏層１１の形状は変化
し、空乏層１１が基板１に達する電圧値は増加
し、容量−電圧特性の飽和傾向は大幅に改善され
る。本発明ではインプラ拡散層の深さをそのイオ
ン注入面の深さを調節することにより制御するも
のである。
即ち本発明は特許請求の範囲第１項(a)、(b)、(c)
に記載される従来の可変容量ダイオードにおいて
Ｐ形拡散層５の表面であつて、インプラ拡散層４
と対面する面部分（従来技術におけるイオン注入
面と等しい）は所望の深さの凹部を形成し、イオ
ン注入面を従来技術によるイオン注入面より所望
の深さだけ下げてイオン注入をおこなつた後イン
プラ拡散層を形成し、また電圧印加時のインプラ
拡散層直下の空乏層の拡がり面の深さがエピタキ
シヤル層内の空乏層１１の拡がり面の深さより深
くすることのできる所望の深さの凹部とすること
を特徴とする可変容量ダイオードである。この所
望の深さは試行により決定される。
に記載される従来の可変容量ダイオードにおいて
Ｐ形拡散層５の表面であつて、インプラ拡散層４
と対面する面部分（従来技術におけるイオン注入
面と等しい）は所望の深さの凹部を形成し、イオ
ン注入面を従来技術によるイオン注入面より所望
の深さだけ下げてイオン注入をおこなつた後イン
プラ拡散層を形成し、また電圧印加時のインプラ
拡散層直下の空乏層の拡がり面の深さがエピタキ
シヤル層内の空乏層１１の拡がり面の深さより深
くすることのできる所望の深さの凹部とすること
を特徴とする可変容量ダイオードである。この所
望の深さは試行により決定される。
また特許請求の範囲第２項に記載された発明は
例えばＮ形基板の主面上にＮ形で該基板より高比
抵抗を有するエピタキシヤル層を形成するエピタ
キシヤル工程と、前記エピタキシヤル層表面の所
定領域（イオン注入予定領域）を表面より所望の
深さにエツチングするエツチング工程と、前記エ
ツチングされた面から例えばＮ形の不純物をイオ
ン注入したのち、熱処理を施して前記エピタキシ
ヤル層より高不純物濃度のＮ形インプラ拡散層を
前記エピタキシヤル層内に形成するインプラ拡散
工程と、前記インプラ拡散層の主面を包含し、該
主面より広い面積を有し、かつ前記インプラ拡散
層の拡散深さより浅い拡散深さを有するＰ形拡散
層を形成するＰ形拡散工程とを具備することを特
徴とする可変容量ダイオードの製造方法であり、
換言すればイオン注入面の深さを調整することに
よつてエピタキシヤル層内の空乏層の形状を制御
し、容量−電圧特性の飽和傾向の改善又はRsの
減少をはかる製造方法である。
例えばＮ形基板の主面上にＮ形で該基板より高比
抵抗を有するエピタキシヤル層を形成するエピタ
キシヤル工程と、前記エピタキシヤル層表面の所
定領域（イオン注入予定領域）を表面より所望の
深さにエツチングするエツチング工程と、前記エ
ツチングされた面から例えばＮ形の不純物をイオ
ン注入したのち、熱処理を施して前記エピタキシ
ヤル層より高不純物濃度のＮ形インプラ拡散層を
前記エピタキシヤル層内に形成するインプラ拡散
工程と、前記インプラ拡散層の主面を包含し、該
主面より広い面積を有し、かつ前記インプラ拡散
層の拡散深さより浅い拡散深さを有するＰ形拡散
層を形成するＰ形拡散工程とを具備することを特
徴とする可変容量ダイオードの製造方法であり、
換言すればイオン注入面の深さを調整することに
よつてエピタキシヤル層内の空乏層の形状を制御
し、容量−電圧特性の飽和傾向の改善又はRsの
減少をはかる製造方法である。
第４図にもとづいて本発明の製造方法を説明す
る。
る。
第４図ａに示す工程までは前記の従来方法と同
一である。次に開口部６のエピタキシヤル層の表
面を例えばプラズマ技術、或はアルカリ又は混酸
等によりエツチングする。エツチングの深さt2は
例えば0.2〜0.6μｍ程度とする（第４図ｂ参照）。
次に従来の方法により第４図ｃに示すＮ形インプ
ラ拡散層１４を形成する。次に従来の方法により
Ｎ形インプラ拡散層１４の主面を包含し、該主面
より広い面積を有し、またインプラ拡散層の不純
物濃度より充分高い不純物濃度のＰ形拡散層１５
を形成する（第４図ｄ参照）。この後周知技術に
て取り出し電極を形成して可変容量ダイオードが
できる。第５図ｃは本発明により製造された可変
容量ダイオードに電圧を印加したときの空乏層の
拡がりを図示したものである。第５図ａに示すよ
うにエピタキシヤル層内の空乏層２１の拡がりは
これと対応する従来技術の第２図ａに示す空乏層
１１の拡がりよりも小さくなつている。電圧を増
加すると空乏層２１の拡がりは大きくなり第５図
ｂに示す状態となる。これと対応する従来技術の
第２図ｂに示す空乏層１１の拡がりは基板１に達
している。しかし、本発明のように、更にエツチ
ングの深さt2を増加しイオン注入面を下げれば第
５図ｃに示すようにインプラ拡散層１４直下の空
乏層２０の拡がり面の深さがエピタキシヤル層の
空乏層２１の拡がり面の深さより深くすることが
可能であり、この状態のt2を所望の深さとする。
一である。次に開口部６のエピタキシヤル層の表
面を例えばプラズマ技術、或はアルカリ又は混酸
等によりエツチングする。エツチングの深さt2は
例えば0.2〜0.6μｍ程度とする（第４図ｂ参照）。
次に従来の方法により第４図ｃに示すＮ形インプ
ラ拡散層１４を形成する。次に従来の方法により
Ｎ形インプラ拡散層１４の主面を包含し、該主面
より広い面積を有し、またインプラ拡散層の不純
物濃度より充分高い不純物濃度のＰ形拡散層１５
を形成する（第４図ｄ参照）。この後周知技術に
て取り出し電極を形成して可変容量ダイオードが
できる。第５図ｃは本発明により製造された可変
容量ダイオードに電圧を印加したときの空乏層の
拡がりを図示したものである。第５図ａに示すよ
うにエピタキシヤル層内の空乏層２１の拡がりは
これと対応する従来技術の第２図ａに示す空乏層
１１の拡がりよりも小さくなつている。電圧を増
加すると空乏層２１の拡がりは大きくなり第５図
ｂに示す状態となる。これと対応する従来技術の
第２図ｂに示す空乏層１１の拡がりは基板１に達
している。しかし、本発明のように、更にエツチ
ングの深さt2を増加しイオン注入面を下げれば第
５図ｃに示すようにインプラ拡散層１４直下の空
乏層２０の拡がり面の深さがエピタキシヤル層の
空乏層２１の拡がり面の深さより深くすることが
可能であり、この状態のt2を所望の深さとする。
第５図ａ，ｂに示す浅い凹部を有する可変容量
ダイオードの容量−電圧特性は第３図の曲線１８
で、これによれば曲線１８は電圧が約20V程度を
過ぎて飽和傾向を示す。しかし、第５図ｃに示す
本発明による可変容量ダイオードの特性は第３図
の曲線１９であつて電圧が25Vを越えないと容量
−電圧特性は飽和傾向を示さず、従来技術に比し
特性改善が確認される。なお電圧が約15V以下の
飽和を示さない領域では容量−電圧特性曲線はほ
ぼ重なる。
ダイオードの容量−電圧特性は第３図の曲線１８
で、これによれば曲線１８は電圧が約20V程度を
過ぎて飽和傾向を示す。しかし、第５図ｃに示す
本発明による可変容量ダイオードの特性は第３図
の曲線１９であつて電圧が25Vを越えないと容量
−電圧特性は飽和傾向を示さず、従来技術に比し
特性改善が確認される。なお電圧が約15V以下の
飽和を示さない領域では容量−電圧特性曲線はほ
ぼ重なる。
本発明においてエツチングの深さt2だけエピタ
キシヤル層の厚さを厚くすればインプラ拡散層１
４の下面から基板１までの距離t1は変らないた
め、高周波直列抵抗Rsは変らず容量−電圧特性
が大幅に改善されることとなる。
キシヤル層の厚さを厚くすればインプラ拡散層１
４の下面から基板１までの距離t1は変らないた
め、高周波直列抵抗Rsは変らず容量−電圧特性
が大幅に改善されることとなる。
また逆に従来の容量−電圧特性を維持するとす
ればエピタキシヤル層の厚さを薄くすることがで
き、その分だけ高周波直列抵抗Rsは減少し高い
性能指数Ｑが得られる。
ればエピタキシヤル層の厚さを薄くすることがで
き、その分だけ高周波直列抵抗Rsは減少し高い
性能指数Ｑが得られる。
第１図は従来の製造工程を示す断面図で、同図
ａからｄまではそれぞれエピタキシヤル工程、開
口部形成工程、インプラ拡散工程、第２導電形拡
散工程のそれぞれの工程終了後の断面図である。
第２図ａ，ｂは従来の製造方法による可変容量ダ
イオードの空乏層の拡がりを示す断面図で、同図
ａ，ｂはそれぞれの電圧が容量−電圧特性が飽和
傾向を示す電圧より低い電圧、飽和傾向を示す電
圧より高い電圧を印加した場合の断面図である。
第３図は従来の製造方法によるものと本発明によ
るものとの容量−電圧特性を示すグラフ、第４図
は本発明による製造工程を示す断面図で同図ａか
らｄまではそれぞれ絶縁膜開口部、エツチング工
程、インプラ拡散工程、第２導電形拡散工程のそ
れぞれの工程終了後の断面図である。第５図は本
発明による可変容量ダイオードの空乏層の拡がり
を説明する図で、同図ａ，ｂはそれぞれ第２図
ａ，ｂに対応する電圧を印加したときの断面図、
第５図ｃは本発明によつて所望の深さの凹部を形
成したものの断面図である。 １……半導体基板、２……エピタキシヤル層
（Ｎ形）、３……酸化膜、４，１４……第１導電形
インプラ拡散層（Ｎ形）、５，１５……第２導電
形拡散層（Ｐ形）、１０，２０……インプラ拡散
層内の空乏層、１１，２１……エピタキシヤル層
内の空乏層（インプラ拡散層直下のエピタキシヤ
ル層をのぞく）、８……従来技術による可変容量
ダイオードの容量−電圧特性曲線、１８……浅い
凹部を有する可変容量ダイオードの容量−電圧特
性曲線、１９……本発明による所望の深さの凹部
を形成した場合の容量−電圧特性曲線。
ａからｄまではそれぞれエピタキシヤル工程、開
口部形成工程、インプラ拡散工程、第２導電形拡
散工程のそれぞれの工程終了後の断面図である。
第２図ａ，ｂは従来の製造方法による可変容量ダ
イオードの空乏層の拡がりを示す断面図で、同図
ａ，ｂはそれぞれの電圧が容量−電圧特性が飽和
傾向を示す電圧より低い電圧、飽和傾向を示す電
圧より高い電圧を印加した場合の断面図である。
第３図は従来の製造方法によるものと本発明によ
るものとの容量−電圧特性を示すグラフ、第４図
は本発明による製造工程を示す断面図で同図ａか
らｄまではそれぞれ絶縁膜開口部、エツチング工
程、インプラ拡散工程、第２導電形拡散工程のそ
れぞれの工程終了後の断面図である。第５図は本
発明による可変容量ダイオードの空乏層の拡がり
を説明する図で、同図ａ，ｂはそれぞれ第２図
ａ，ｂに対応する電圧を印加したときの断面図、
第５図ｃは本発明によつて所望の深さの凹部を形
成したものの断面図である。 １……半導体基板、２……エピタキシヤル層
（Ｎ形）、３……酸化膜、４，１４……第１導電形
インプラ拡散層（Ｎ形）、５，１５……第２導電
形拡散層（Ｐ形）、１０，２０……インプラ拡散
層内の空乏層、１１，２１……エピタキシヤル層
内の空乏層（インプラ拡散層直下のエピタキシヤ
ル層をのぞく）、８……従来技術による可変容量
ダイオードの容量−電圧特性曲線、１８……浅い
凹部を有する可変容量ダイオードの容量−電圧特
性曲線、１９……本発明による所望の深さの凹部
を形成した場合の容量−電圧特性曲線。
Claims (1)
- 【特許請求の範囲】 １ (a) 第１の導電形の半導体基板の主面上に形
成された第１の導電形であつて前記基板より高
比抵抗を有するエピタキシヤル層と、 (b) 前記エピタキシヤル層内に形成され、前記エ
ピタキシヤル層の表面の所定領域を含み、第１
の導電形と反対の導電形である第２導電形の高
不純物濃度を有する第２導電形拡散層と、 (c) 前記第２導電形拡散層の真下にあつて、前記
第２導電形散層の下面の一部と接合を形成し、
前記エピタキシヤル層の不純物濃度より高い第
１導電形不純物濃度を有し、かつ前記半導体基
板の主面に達しない深さの第１導電形インプラ
拡散層とよりなる可変容量ダイオードにおい
て、 前記第２導電形拡散層の表面であつて前記イン
プラ拡散層と対面する面部分は所望の深さの凹部
を形成し、また逆バイアス電圧印加時の前記イン
プラ拡散層直下の空乏層の拡がり面の深さが前記
エピタキシヤル層内の空乏層の拡がり面の深さよ
り深くすることのできる所望の深さの凹部とする
ことを特徴とする可変容量ダイオード。 ２ (a) 第１の導電形の半導体基板の主面上に第
１の導電形で該基板より高比抵抗を有するエピ
タキシヤル層を形成するエピタキシヤル工程
と、 (b) 前記エピタキシヤル層表面の所定領域を、逆
バイアス電圧印加時の後記インプラ拡散層直下
の空乏層の拡がり面の深さが前記エピタキシヤ
ル層内の空乏層の拡がり面の深さより深くする
ことのできる所望の深さにエツチングするエツ
チング工程と、 (c) 前記エツチングされた面から第１の導電形の
不純物をイオン注入したのち、熱処理を施して
前記エピタキシヤル層より高不純物濃度の第１
導電形インプラ拡散層を前記エピタキシヤル層
内に形成するインプラ拡散工程と、 (d) 前記インプラ拡散層の主面を包含し、該主面
より広い面積を有し、かつ前記インプラ拡散層
の拡散深さより浅い拡散深さを有する第１導電
形と反対の導電形の第２導電形拡散層を形成す
る第２導電形拡散工程とを具備することを特徴
とする可変容量ダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58240967A JPS60133763A (ja) | 1983-12-22 | 1983-12-22 | 可変容量ダイオ−ドおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58240967A JPS60133763A (ja) | 1983-12-22 | 1983-12-22 | 可変容量ダイオ−ドおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60133763A JPS60133763A (ja) | 1985-07-16 |
| JPS6361789B2 true JPS6361789B2 (ja) | 1988-11-30 |
Family
ID=17067313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58240967A Granted JPS60133763A (ja) | 1983-12-22 | 1983-12-22 | 可変容量ダイオ−ドおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60133763A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0481387U (ja) * | 1990-11-22 | 1992-07-15 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2978499B2 (ja) * | 1988-12-06 | 1999-11-15 | ソニー株式会社 | バリキャップダイオードの製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4839168A (ja) * | 1971-09-22 | 1973-06-08 | ||
| JPS4879578A (ja) * | 1972-01-24 | 1973-10-25 | ||
| JPS5550671A (en) * | 1978-10-09 | 1980-04-12 | Sanyo Electric Co Ltd | Manufacturing of variable capacitance element |
-
1983
- 1983-12-22 JP JP58240967A patent/JPS60133763A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0481387U (ja) * | 1990-11-22 | 1992-07-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60133763A (ja) | 1985-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3906076B2 (ja) | 半導体装置 | |
| US4357622A (en) | Complementary transistor structure | |
| US5429972A (en) | Method of fabricating a capacitor with a textured polysilicon interface and an enhanced dielectric | |
| JP3199452B2 (ja) | Ｐｎｐ装置用ｐ埋め込み層の製造方法 | |
| US4485552A (en) | Complementary transistor structure and method for manufacture | |
| US4473941A (en) | Method of fabricating zener diodes | |
| US5838027A (en) | Semiconductor device and a method for manufacturing the same | |
| US4362574A (en) | Integrated circuit and manufacturing method | |
| JP2997377B2 (ja) | 半導体装置及びその製造方法 | |
| GB1577405A (en) | High-frequency transistors | |
| US4101349A (en) | Integrated injection logic structure fabricated by outdiffusion and epitaxial deposition | |
| US5024955A (en) | Variable-capacitance diode element having wide capacitance variation range | |
| JPS62113471A (ja) | バイポ−ラトランジスタに浅く、大量にド−プされた外因性ベ−ス領域を形成する方法 | |
| JPS6361789B2 (ja) | ||
| JP4000927B2 (ja) | 半導体装置およびその製造方法 | |
| JP5072146B2 (ja) | 可変容量ダイオード及びその製造方法 | |
| KR100299912B1 (ko) | 절연 게이트 바이폴라 트랜지스터의 제조 방법 | |
| JPS5821866A (ja) | 半導体装置 | |
| JP2729870B2 (ja) | 可変容量ダイオードとその製造方法 | |
| JP2852241B2 (ja) | 半導体装置及びその製造方法 | |
| JP3355334B2 (ja) | 可変容量ダイオードの製造方法 | |
| JPH06105788B2 (ja) | 砒化ガリウム超階段バラクタダイオ−ドの製造方法 | |
| KR940004258B1 (ko) | 소이구조의 반도체 소자 제조방법 | |
| JPS63148684A (ja) | 超階段形バラクタダイオ−ド | |
| JPS6130436B2 (ja) |