JPS6361806B2 - - Google Patents
Info
- Publication number
- JPS6361806B2 JPS6361806B2 JP55077471A JP7747180A JPS6361806B2 JP S6361806 B2 JPS6361806 B2 JP S6361806B2 JP 55077471 A JP55077471 A JP 55077471A JP 7747180 A JP7747180 A JP 7747180A JP S6361806 B2 JPS6361806 B2 JP S6361806B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- phase
- duty ratio
- phase comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 14
- 238000001514 detection method Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000010363 phase shift Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
この発明は例えば２値情報で変調された角度変
調信号の復調に用いられ、デイジタル論理素子で
構成された２値位相比較回路に関するものであ
る。
調信号の復調に用いられ、デイジタル論理素子で
構成された２値位相比較回路に関するものであ
る。
二つのデイジタル信号の位相を比較し、かつそ
の比較出力を２値の何れかとして出力する場合が
ある。角度変調信号を復調する場合もその例であ
る。位相変調信号および周波数変調信号は、搬送
波の角度成分に情報が変調されており、角度変調
信号と総称されている。以下では、この角度変調
信号がマークとスペースの２値に変調されている
ものとする。この角度情報を受信側で再生するた
めに位相比較器が用いられる。第１図は位相比較
回路の基本構成を示しており、位相比較回路１１
では角度変調信号入力端子１２からの角度変調信
号と、参照信号入力端子１３からの変調波の角度
を検出する際の基準になる参照信号とが位相比較
され、その位相比較出力端子１４に出力されるア
ナログ信号は２値判定回路１５で２値の離散情報
の何れかに推定判定され、その判定結果は２値判
定出力端子１６に出力される。第２図に示すよう
に第１図の回路中に端子１３の前段に移相回路１
７を設けて位相比較回路１１に加えられる参照信
号の基準位相を変えることができるようにするこ
ともある。
の比較出力を２値の何れかとして出力する場合が
ある。角度変調信号を復調する場合もその例であ
る。位相変調信号および周波数変調信号は、搬送
波の角度成分に情報が変調されており、角度変調
信号と総称されている。以下では、この角度変調
信号がマークとスペースの２値に変調されている
ものとする。この角度情報を受信側で再生するた
めに位相比較器が用いられる。第１図は位相比較
回路の基本構成を示しており、位相比較回路１１
では角度変調信号入力端子１２からの角度変調信
号と、参照信号入力端子１３からの変調波の角度
を検出する際の基準になる参照信号とが位相比較
され、その位相比較出力端子１４に出力されるア
ナログ信号は２値判定回路１５で２値の離散情報
の何れかに推定判定され、その判定結果は２値判
定出力端子１６に出力される。第２図に示すよう
に第１図の回路中に端子１３の前段に移相回路１
７を設けて位相比較回路１１に加えられる参照信
号の基準位相を変えることができるようにするこ
ともある。
位相比較回路１１として特に簡単な回路構成例
を第３図に示す。入力端子１２及び１３からの角
度変調信号及び参照信号は乗算回路１８で互に乗
算され、その乗算により発生する低周波成分が低
域通過フイルタ１９を介して取り出される。この
低周波成分v0が位相比較出力となる。参照信号に
対する角度変調信号の位相を△φとすると、△φ
に対する位相比較出力v0は、第４図Ａに示すよう
に余弦位相比較特性を示す。第２図に示したよう
に移相回路１７により参照信号をπ／２ラジアン
進めた場合の位相比較特性は第４図Ｂに示すよう
に正弦位相比較特性を示す。
を第３図に示す。入力端子１２及び１３からの角
度変調信号及び参照信号は乗算回路１８で互に乗
算され、その乗算により発生する低周波成分が低
域通過フイルタ１９を介して取り出される。この
低周波成分v0が位相比較出力となる。参照信号に
対する角度変調信号の位相を△φとすると、△φ
に対する位相比較出力v0は、第４図Ａに示すよう
に余弦位相比較特性を示す。第２図に示したよう
に移相回路１７により参照信号をπ／２ラジアン
進めた場合の位相比較特性は第４図Ｂに示すよう
に正弦位相比較特性を示す。
位相比較回路１１として排他的論理和を用いた
回路を第５図に示す。端子１２，１３より各信号
は排他的論理和回路２１へ供給され、その出力は
低域通過フイルタ１９へ供給される。この回路の
位相比較特性は第６図Ａに示すように三角特性に
なる。参照信号の位相をπ／２ラジアン進めた場
合の位相比較特性は第６図Ｂに示すようになる。
回路を第５図に示す。端子１２，１３より各信号
は排他的論理和回路２１へ供給され、その出力は
低域通過フイルタ１９へ供給される。この回路の
位相比較特性は第６図Ａに示すように三角特性に
なる。参照信号の位相をπ／２ラジアン進めた場
合の位相比較特性は第６図Ｂに示すようになる。
第３図及び第５図に示した従来の回路では出力
がアナログ信号となるため、この出力をもとにし
て、２値情報を判定する必要がある。たとえば、
マークとスペースの識別レベルをv0＝０としてv0
＞０のときマーク、v0＜０のときスペースと判定
する。この判定を行うため、第３図及び第５図に
示した回路では、判定回路１５を必要とする。な
お、これらの位相比較回路の出力はアナログであ
るから、識別レベルv0を変えれば、２値判定の位
相のしきい・・・値を変えることができる。たとえば、
第６図Ａにおいて識別レベルとT1すれば、−φ0＜
△φ＜φ0のときマーク、それ以外のときスペー
スとなり、位相のしきい値をπ／２からφ0へ変
えることができる。
がアナログ信号となるため、この出力をもとにし
て、２値情報を判定する必要がある。たとえば、
マークとスペースの識別レベルをv0＝０としてv0
＞０のときマーク、v0＜０のときスペースと判定
する。この判定を行うため、第３図及び第５図に
示した回路では、判定回路１５を必要とする。な
お、これらの位相比較回路の出力はアナログであ
るから、識別レベルv0を変えれば、２値判定の位
相のしきい・・・値を変えることができる。たとえば、
第６図Ａにおいて識別レベルとT1すれば、−φ0＜
△φ＜φ0のときマーク、それ以外のときスペー
スとなり、位相のしきい値をπ／２からφ0へ変
えることができる。
ところで、第７図は、遅延フリツプフロツプ２
２で構成された。位相比較回路であり、単一論理
素子で２値判定した結果が直接出力される特徴を
有している。第８図Ａ及びＢに第７図の回路の２
値の位相比較特性を示す。この回路では、単一回
路で２値判定まで行うために、乗算回路や排他的
論理和回路を用いた場合と異なり、識別レベルす
なわち位相のしきい値を自由に選択することがで
きないという欠点があつた。
２で構成された。位相比較回路であり、単一論理
素子で２値判定した結果が直接出力される特徴を
有している。第８図Ａ及びＢに第７図の回路の２
値の位相比較特性を示す。この回路では、単一回
路で２値判定まで行うために、乗算回路や排他的
論理和回路を用いた場合と異なり、識別レベルす
なわち位相のしきい値を自由に選択することがで
きないという欠点があつた。
この発明は、位相比較回路として用いる遅延フ
リツプフロツプのデータ端子にデユーテイ比変換
回路を接続したことを特徴とし、その目的は、デ
ユーテイ比の変換により、２値判定を行うための
位相しきい値を変更できることができるようにす
ることにある。
リツプフロツプのデータ端子にデユーテイ比変換
回路を接続したことを特徴とし、その目的は、デ
ユーテイ比の変換により、２値判定を行うための
位相しきい値を変更できることができるようにす
ることにある。
第９図はこの発明による位相比較回路を示し、
第２図及び第３図と対応する部分には同一符号を
付けてある。この発明においては遅延フリツプフ
ロツプ、２２のデータ端子Ｄにデユーテイ比変換
回路２３を挿入する。この例では移相回路１７を
トルグ端子Ｔ側に設けたがこれをデータ端子Ｄ側
に設けてもよく、省略してもよい。
第２図及び第３図と対応する部分には同一符号を
付けてある。この発明においては遅延フリツプフ
ロツプ、２２のデータ端子Ｄにデユーテイ比変換
回路２３を挿入する。この例では移相回路１７を
トルグ端子Ｔ側に設けたがこれをデータ端子Ｄ側
に設けてもよく、省略してもよい。
この回路の動作について、第１０図を参照して
説明する。同図Ａの実線の矩形波２４は端子１３
に与えられる参照信号であり、移相回路１７で遅
延された矩形波２５が遅延フリツプフロツプ２２
のトグル端子Ｔに入力される。遅延フリツプフロ
ツプ２２は、トグル端子Ｔの入力波形２５が立ち
上がる瞬間、たとえば波形２５ではπ／２，2π
＋π／２の時点におけるデータ端子Ｄの入力信号
を出力側に伝達し、立ち上がり以外のときには、
出力信号を保持する。第１０図Ｂはデユーテイ比
変換回路２３を作動させず、入力端子１２に与え
られたデユーテイ比が50％の無変調信号２６がそ
のデユーテイ比のまゝフリツプフロツプ２２のデ
ータ端子Ｄに入力する場合の入力波形を示す。こ
のように参照信号２４に対する信号２６の位相差
が０のとき、フリツプフロツプ２２のデータ出力
はマークとなる。また参照信号２４の位相がこの
場合に比べてπ／２ないしπ／２＋πだけ遅れて
いる場合、信号２５が立ち上がるときのデータ出
力はスペースとなる。したがつて、第１０図Ｃに
示すような位相比較特性が得られる。
説明する。同図Ａの実線の矩形波２４は端子１３
に与えられる参照信号であり、移相回路１７で遅
延された矩形波２５が遅延フリツプフロツプ２２
のトグル端子Ｔに入力される。遅延フリツプフロ
ツプ２２は、トグル端子Ｔの入力波形２５が立ち
上がる瞬間、たとえば波形２５ではπ／２，2π
＋π／２の時点におけるデータ端子Ｄの入力信号
を出力側に伝達し、立ち上がり以外のときには、
出力信号を保持する。第１０図Ｂはデユーテイ比
変換回路２３を作動させず、入力端子１２に与え
られたデユーテイ比が50％の無変調信号２６がそ
のデユーテイ比のまゝフリツプフロツプ２２のデ
ータ端子Ｄに入力する場合の入力波形を示す。こ
のように参照信号２４に対する信号２６の位相差
が０のとき、フリツプフロツプ２２のデータ出力
はマークとなる。また参照信号２４の位相がこの
場合に比べてπ／２ないしπ／２＋πだけ遅れて
いる場合、信号２５が立ち上がるときのデータ出
力はスペースとなる。したがつて、第１０図Ｃに
示すような位相比較特性が得られる。
第１０図Ｄ、およびＥは、それぞれ変調信号２
６のデユーテイ比が50％以上および50％以下に変
換された場合のフリツプフロツプ２２のデータ端
子Ｄの各入力２７，２８をそれぞれ示す。第１０
図Ｆ及びＧは信号波形のデユーテイ比が50％以上
の場合、及び50％以下の場合における各位相比較
特性を示す。これらの位相比較特性は、50％の場
合と同様に考えれば、簡単に求めることができ
る。これらの図からわかるように、デユーテイ比
を変えることにより、２値判定におけるしきい値
位相φ0を変えることができる。
６のデユーテイ比が50％以上および50％以下に変
換された場合のフリツプフロツプ２２のデータ端
子Ｄの各入力２７，２８をそれぞれ示す。第１０
図Ｆ及びＧは信号波形のデユーテイ比が50％以上
の場合、及び50％以下の場合における各位相比較
特性を示す。これらの位相比較特性は、50％の場
合と同様に考えれば、簡単に求めることができ
る。これらの図からわかるように、デユーテイ比
を変えることにより、２値判定におけるしきい値
位相φ0を変えることができる。
デユーテイ比を変換する回路２３としては、第
１１図にあげるものが考えられる。第１１図Ａで
は入力信号は論理和回路２９に直接供給されると
共にシフトレジスタ３１を通じて供給される。シ
フトレジスタ３１のトグル端子には端子３２より
トグル信号が与えられる。第１１図Ｂは第１１図
Ａの論理和回路２９の代りに論理積回路３３が用
いられる。第１１図Ａの場合50％以上、同図Ｂの
場合は50％以下にデユーテイ比が変換される。同
図Ａの場合についての動作を第１２図に示す。こ
こで、入力矩形信号３４及びそのシフトレジスタ
出力信号３５との論理和はデユーテイ比が50％以
上の信号３６となる。シフトレジスタ３１に対す
る端子３２のトグル周波数を入力信号３４の周波
数より十分大きくとつてあるので、信号３５の波
形は、信号３４の波形をそのまま遅延した波形と
なり、かつその遅延量は信号３４の半周期以下と
される。
１１図にあげるものが考えられる。第１１図Ａで
は入力信号は論理和回路２９に直接供給されると
共にシフトレジスタ３１を通じて供給される。シ
フトレジスタ３１のトグル端子には端子３２より
トグル信号が与えられる。第１１図Ｂは第１１図
Ａの論理和回路２９の代りに論理積回路３３が用
いられる。第１１図Ａの場合50％以上、同図Ｂの
場合は50％以下にデユーテイ比が変換される。同
図Ａの場合についての動作を第１２図に示す。こ
こで、入力矩形信号３４及びそのシフトレジスタ
出力信号３５との論理和はデユーテイ比が50％以
上の信号３６となる。シフトレジスタ３１に対す
る端子３２のトグル周波数を入力信号３４の周波
数より十分大きくとつてあるので、信号３５の波
形は、信号３４の波形をそのまま遅延した波形と
なり、かつその遅延量は信号３４の半周期以下と
される。
この発明の応用例として、GMSK2タイムスロ
ツト遅延検波への応用を説明する。GMSK方式
は、変調指数の0.5の２値デイジタルFM信号に対
して、ガウス形低域通過フイルタにより基底帯域
制限を行い、一定振幅条件のもとで狭帯域デイジ
タルFM信号を得る変調方式である。この変調波
を検波する方法として、構成が簡単な遅延検波方
式が考えられる。遅延検波では、受信された信号
と、それを一定時間遅延させた信号との位相比較
をすることにより２値信号を得る。その位相差の
アイパタンを第１３図に示す。同図Ａは１タイム
スロツトの遅延を行つたときのアイパタンであ
り、ａ−ａ線のように識別レベルを０として判定
すれば、２値信号を得る。したがつて、この場合
には第７図に示した遅延フリツプフロツプ回路２
２のみによる位相比較回路を用いればよい。
ツト遅延検波への応用を説明する。GMSK方式
は、変調指数の0.5の２値デイジタルFM信号に対
して、ガウス形低域通過フイルタにより基底帯域
制限を行い、一定振幅条件のもとで狭帯域デイジ
タルFM信号を得る変調方式である。この変調波
を検波する方法として、構成が簡単な遅延検波方
式が考えられる。遅延検波では、受信された信号
と、それを一定時間遅延させた信号との位相比較
をすることにより２値信号を得る。その位相差の
アイパタンを第１３図に示す。同図Ａは１タイム
スロツトの遅延を行つたときのアイパタンであ
り、ａ−ａ線のように識別レベルを０として判定
すれば、２値信号を得る。したがつて、この場合
には第７図に示した遅延フリツプフロツプ回路２
２のみによる位相比較回路を用いればよい。
しかしながら、第６図Ａのアイパタンからわか
るように、この検波方式では最悪符号パタンにお
ける識別余裕がきわめて小さく、信号劣化により
アイが狭まり、品質がよいデイジタル伝送は困難
である。そこで、同図Ｂに示すように、２タイム
スロツトの遅延を行い遅延検波する方式が考えら
れている。この方式ではそのアイパタンからわか
るように識別レベルをｂ−ｂ線のように設定すれ
ば識別余裕が比較的大きくなる。同図から明らか
なようにｂ−ｂ線のしきい値位相はアイパタンの
中心レベル、±π／２にあるのではなく、±π／４
位の偏つた位置にある。したがつて、この発明に
よる位相比較回路を適用すれば、簡単な構成で２
値判定出力を得る。この場合にはデユーテイ比が
25％位になるよう回路を設定すればよい。
るように、この検波方式では最悪符号パタンにお
ける識別余裕がきわめて小さく、信号劣化により
アイが狭まり、品質がよいデイジタル伝送は困難
である。そこで、同図Ｂに示すように、２タイム
スロツトの遅延を行い遅延検波する方式が考えら
れている。この方式ではそのアイパタンからわか
るように識別レベルをｂ−ｂ線のように設定すれ
ば識別余裕が比較的大きくなる。同図から明らか
なようにｂ−ｂ線のしきい値位相はアイパタンの
中心レベル、±π／２にあるのではなく、±π／４
位の偏つた位置にある。したがつて、この発明に
よる位相比較回路を適用すれば、簡単な構成で２
値判定出力を得る。この場合にはデユーテイ比が
25％位になるよう回路を設定すればよい。
以上述べたように、この発明の位相比較回路は
非常に簡単な論理回路から構成されており、製作
が容易である。また、デイジタル的に動作するの
で、動作が非常に安定である。したがつて、集積
回路に適用する回路として有用である。しかも２
値判定のしきい値を変化させることができる。な
お、この発明は角度変調信号の復調のみならず、
一般に二つのデイジタル信号の位相比較にも適用
できる。
非常に簡単な論理回路から構成されており、製作
が容易である。また、デイジタル的に動作するの
で、動作が非常に安定である。したがつて、集積
回路に適用する回路として有用である。しかも２
値判定のしきい値を変化させることができる。な
お、この発明は角度変調信号の復調のみならず、
一般に二つのデイジタル信号の位相比較にも適用
できる。
第１図は従来の位相比較回路の基本構成を示す
ブロツク図、第２図はその他の例を示すブロツク
図、第３図は位相比較回路の具体的な回路例を示
す図、第４図はその位相比較特性曲線図、第５図
は従来の位相比較回路の他の例を示す図、第６図
はその位相比較特性曲線図、第７図は従来の位相
比較回路の更に他の例を示す図、第８図はその位
相比較特性曲線図、第９図はこの発明の一実施例
を示す図、第１０図はこの発明による回路の動作
を説明する図、第１１図はデユーテイ比変換回路
２３の例を示す図、第１２図は第１１図Ａの動作
を示す図、第１３図はGMSK遅延検波における
位相アイパターンを示す図である。 １２：角度変調信号入力端子、１３：参照信号
入力端子、１７：移相回路、２２：遅延フリツプ
フロツプ、２３：デユーテイ比変換回路。
ブロツク図、第２図はその他の例を示すブロツク
図、第３図は位相比較回路の具体的な回路例を示
す図、第４図はその位相比較特性曲線図、第５図
は従来の位相比較回路の他の例を示す図、第６図
はその位相比較特性曲線図、第７図は従来の位相
比較回路の更に他の例を示す図、第８図はその位
相比較特性曲線図、第９図はこの発明の一実施例
を示す図、第１０図はこの発明による回路の動作
を説明する図、第１１図はデユーテイ比変換回路
２３の例を示す図、第１２図は第１１図Ａの動作
を示す図、第１３図はGMSK遅延検波における
位相アイパターンを示す図である。 １２：角度変調信号入力端子、１３：参照信号
入力端子、１７：移相回路、２２：遅延フリツプ
フロツプ、２３：デユーテイ比変換回路。
Claims (1)
- １ 第１デイジタル信号が供給され、デユーテイ
比を変換するデユーテイ比変換回路と、そのデユ
ーテイ比が変換されたデイジタル信号がデータ端
子へ供給され、第２デイジタル信号がトグル端子
へ供給される遅延フリツプフロツプとよりなるデ
イジタル位相比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7747180A JPS573420A (en) | 1980-06-09 | 1980-06-09 | Digital phase comparison circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7747180A JPS573420A (en) | 1980-06-09 | 1980-06-09 | Digital phase comparison circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS573420A JPS573420A (en) | 1982-01-08 |
| JPS6361806B2 true JPS6361806B2 (ja) | 1988-11-30 |
Family
ID=13634892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7747180A Granted JPS573420A (en) | 1980-06-09 | 1980-06-09 | Digital phase comparison circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS573420A (ja) |
-
1980
- 1980-06-09 JP JP7747180A patent/JPS573420A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS573420A (en) | 1982-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3959726A (en) | Pilot signal transmission system | |
| US7095274B2 (en) | System for demodulation of phase shift keying signals | |
| EP0417528A2 (en) | Wide-band baseband 90 phase shifting circuit and FSK radio receiver having the same | |
| US5506873A (en) | Demodulator for a phase shift keying (PSK) signal | |
| US5170131A (en) | Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor | |
| KR100207594B1 (ko) | 자동부호화 4분 위상천이 변조방법 및 장치 | |
| JPS6361806B2 (ja) | ||
| JPS6231238A (ja) | 復調装置 | |
| US5783967A (en) | Frequency shift keying demodulation circuit using logic circuitry | |
| JPS6323448A (ja) | 変復調方式 | |
| EP0257301B1 (en) | PSK system and modem | |
| CA1266098A (en) | Phase detecting circuit | |
| EP0141466A2 (en) | Sampled costas loop | |
| US6563887B1 (en) | Direct conversion receiver for frequency-shift keying modulated signals | |
| JP3312658B2 (ja) | クロック位相誤差検出方法および回路 | |
| JP2528744B2 (ja) | 遅延検波回路 | |
| KR970007873B1 (ko) | Bpsk 복조회로 | |
| JP2883086B2 (ja) | 変調波キャリア周波数測定方法 | |
| KR970007881B1 (ko) | 디지탈 주파수복조기 | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JPS61261946A (ja) | デイジタル通信方式 | |
| EP1973287A1 (en) | A system for demodulation of phase shift keying signals | |
| JP3315723B2 (ja) | データ復調器 | |
| JPS6173459A (ja) | Ｄｐｓｋ信号の遅延検波回路装置 | |
| JPH0738651B2 (ja) | Ｆｓｋ復調回路 |