JPS6362779B2 - - Google Patents

Info

Publication number
JPS6362779B2
JPS6362779B2 JP57075688A JP7568882A JPS6362779B2 JP S6362779 B2 JPS6362779 B2 JP S6362779B2 JP 57075688 A JP57075688 A JP 57075688A JP 7568882 A JP7568882 A JP 7568882A JP S6362779 B2 JPS6362779 B2 JP S6362779B2
Authority
JP
Japan
Prior art keywords
subchannel
communication
processor
address
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57075688A
Other languages
English (en)
Other versions
JPS58192159A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP57075688A priority Critical patent/JPS58192159A/ja
Publication of JPS58192159A publication Critical patent/JPS58192159A/ja
Publication of JPS6362779B2 publication Critical patent/JPS6362779B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 本発明は、線状バスやリング状バスのシリアル
バスに複数のプロセツサが接続された情報処理シ
ステムなどにおけるプロセツサ間通信方式に関す
るものである。
従来、シリアルバスに複数のプロセツサが接続
された情報処理システム等におけるプロセツサ間
通信は、通信制御プログラムが管理する送受信バ
ツフア間で一旦データ転送を行い、割込み等を契
機に同バツフアよりユーザプログラム領域へ該デ
ータを移送する方式が一般的である。第1図は、
この従来のプロセツサ間通信方式の一例を示した
もので、10及び11はプロセツサ、12はタス
ク、13は通信用バツフア、14はプロセツサ間
接続装置、15はシリアルバス(リング状バス)、
16は通信窓口である。
第1図の動作を説明すると、各タスク12から
の送信データは、通信制御プログラムが管理する
通信用バツフア13は一旦格納される。プロセツ
サ間接続装置14が空状態で通信用バツフア13
に送信データがある場合、プロセツサは該バツフ
ア内から一つの送信データを取り出し、プロセツ
サ間接続装置14に通信窓口16を通じて通信要
求を行う。送信データはシリアルバス15をへて
通信先プロセツサの通信用バツフア13に格納さ
れる。通信先プロセツサは該データ内の通信先タ
スク番号にもとづき該当タスクを起動する。該タ
スク12は通信用バツフア13に格納されている
送信データを自己のデータ作業領域に読み込む。
この第1図の方式の欠点は、送受信バツフア管
理、割込み処理、データ移送等による通信処理オ
ーバヘツドが、特に高トラヒツク、長データ転送
になる程、大きくなることである。
一方、チヤネル結合された1対1のプロセツサ
間通信においては、通信元と通信先のタスク間で
はつた論理的な通信バス(論理バス)を、直接、
プロセツサ間接続装置に設けた複数のサブチヤネ
ル中の1個に対応づけ、該サブチヤネルを介して
タスク間のダイレクト通信を行うことにより、上
記欠点をなくし、且つ、チヤネルをアイドル状態
にしたままで、プロセツサ間接続装置でサブチヤ
ネル対応に相手からの通信を待合わせることので
きる通信待合せ機能を用いて、各サブチヤネル対
応の多重通信を行うことにより、通信の高速化を
可能にする方式が知られている。第2図はこの方
式を説明する図で、17はサブチヤネル、18は
プロセツサ間接続装置、19はプロセツサ間接続
装置のサブチヤネルであり、その他は第1図と同
じである。
第2図の動作を説明すると、各タスク12から
の通信要求は、通信待合せコマンド(専用コマン
ド)により、17は各サブチヤネル対応にプロセ
ツサ間接続装置18のサブチヤネル19で通信元
プロセツサのチヤネルをアイドル状態にして待ち
合わされる。その後、通信先プロセツサからの該
サブチヤネルに対する通信待合せコマンドの発行
により同期がとれたら、通信元、通信先それぞれ
のチヤネルで、待合せコマンドをREAD、
WRITE系コマンドとコマンドチエインしてデー
タ転送を開始する。本方式によれば、起動時の通
信先への非同期割込みをなくすことができる。
ところで、第2図に示すチヤネル結合された1
対のプロセツサ間通信方式を、n台のプロセツサ
間で互いに通信を行うn対n通信システムにその
まゝ適用すると、n(n−1)/2個のプロセツ
サ間接続装置が必要となり、コスト高や、拡張
性・柔軟性に欠ける等の欠点がある。
本発明は、これらの欠点を除去するため、1対
1プロセツサ間通信における複数サブチヤネルを
用いた多重通信機能を、シリアルバスを介したn
対n通信に拡張して適用すると共に、本拡張に伴
うソフトウエアの作成負担増大、通信処理オーバ
ヘツド増大をおさえて、1対1通信と同等の通信
手順、通信効率にてn対n通信を実現するための
ハードウエアサポート機構について提案するもの
である。以下、本発明を図面により詳細に説明す
る。
第3図は本発明によるn対nプロセツサ間通信
方式の一実施例である。第3図において、プロセ
ツサ10,11内の各タスク12は、通信制御プ
ログラムによりプロセツサ並びにプロセツサ間接
続装置20のサブチヤネル17,21と1対1に
対応づけられている。プロセツサ間接続装置20
内には、各サブチヤネル対応に通信先プロセツサ
アドレス、通信先のプロセツサ間接続装置サブチ
ヤネルアドレス、サブチヤネル使用状態を設定、
記憶する機能を有する。複数のプロセツサはプロ
セツサ間接続装置20を介してシリアルバス15
に接続され、相互に通信可能である。
さて、シリアルバスを介したn対n通信システ
ムに、複数サブチヤネルを用いてタスク間のダイ
レクト転送が可能な多重通信方式を適用する場
合、通信元タスクを自プロセツサ間接続装置内の
1サブチヤネルと対応づけ、通信先タスクを通信
先のプロセツサ間接続装置内の1サブチヤネルと
対応づけ、且つ、上記選択した通信元プロセツサ
間接続装置サブチヤネルに通信先プロセツサ間接
続装置サブチヤネルとの対応関係を確立した上
で、通信を行うことが必要である。また、通信に
あたつては、前記対応づけにより確定した自プロ
セツサ間接続装置サブチヤネルアドレス(以下
SBA(S)と称す)、通信先プロセツサアドレス
(以下DAと称す)、通信先プロセツサ間接続装置
サブチヤネルアドレス(以下SBA(D)と称す)を
通信アドレス情報として指定する必要がある。
一方、1対1通信システムにおいては、タスク
とサブチヤネルとの対応づけはn対n通信システ
ムと同様だが、DAとSBA(D)の指定が不要で、当
然、SBA(S)とSBA(D)との対応づけも不要であ
る。
さらに、現行のチヤネル仕様では、通信アドレ
ス情報としてはデバイスアドレス語(DAW)の
IODアドレス域で1個だけ指定できるものが多
く、これら既存のプロセツサのシリアルバス接続
を対象とした場合、SBA(S)を上記DAWで指
定するとすれば、DA、SBA(D)はI/Oコマンド
のデータで指定するか、コマンドを複数連続して
発行し、そのDAWのIODアドレス域の情報を総
合して指定するかによることが必要となる。
以上のことから、n対n通信システムにおける
主たる問題点として、通信起動時のSBA(S)、
DA、SBA(D)指定に要する通信オーバヘツド、通
信アドレス指定に関して従来の1対1通信インタ
フエースとの互換がとれないこと、SBA(S)と
SBA(D)との対応管理をすべてソフト制御で行う
のはソフト作成に要する負担が大きいこと等があ
げられる。
この為、本発明においては通信を以下の2段階
で行い、且つ、SBA(S)とSBA(D)との対応関係
確立を受信側のプロセツサ間接続装置で自動的に
行う機能をサポートすることにより、上記問題点
の解決を可能とする手法を提案するものである。
〔第1段階の動作〕 SBA(S)とDA+SBA(D)との対応関係をプロ
セツサ間接続装置内の管理テーブル(以下CTBL
と称す)に格納する。このCTBL格納方法は主と
して以下の2つに大別できる。
(A) SBA(S)とDA+SBA(D)との対応関係がソ
フト制御により確立している場合; CTBL設定専用コマンド(CMDAと称す)
により該対応関係をCTBLに格納する。第4図
にCTBL設定の実現方法を示す。第4図におい
て、10,11はそれぞれプロセツサA、プロ
セツサB、12はタスク、20はプロセツサ間
接続装置、30はプロセツサ間接続装置20の
CTBL、DSBはデバイス状態バイト、CE/DE
はチヤネル終了/デバイス終了、CTBL中の
STATUSはCTBLの状態を表わす。
プロセツサAのサブチヤネルaとプロセツサ
Bのサブチヤネルbがそれぞれ通信元タスクと
通信先タスクとに対応づけられているとする
と、プロセツサA側では、サブチヤネルaに対
するコマンド(CMDA)発行時、CMDAのデ
ータとして自プロセツサ間接続装置にDA(=
B)並びにSBA(D)(=b)を送りCTBLに格
納する。
一方、プロセツサB側では、サブチヤネルb
に対するコマンド(CMDA)発行時、CMDA
のデータとして自プロセツサ間接続装置はDA
(=A)並びにSBA(D)(=a)を送りCTBLに
格納する。
なお、上記CTBL設定の他の実現例として、
いずれか一方のプロセツサ側から通信フレーム
により通信先のプロセツサ間接続装置のCTBL
をも設定する方法もある。
(B) SBA(S)とDA+SBA(D)との対応関係が確
立していない場合; 通信パス確立指示コマンド(CMDBと称す)
を発行して、通信により受信側のプロセツサ間
接続装置を起動して未使用のサブチヤネルを自
動選択し、該選択により得られたSBA(S)と
DA+SBA(D)との対応関係を受信側プロセツサ
間接続装置のCTBLに設定すると共に、該コマ
ンドの応答フレームにより、該対応関係を通信
元プロセツサ間接続装置に通知し、該装置の
CTBLにも設定する。
第5図は本プロセツサ間通信で使用する通信
フレームのフオーマツトで、Fはフラグシーケ
ンス(01111110)、DAは通信先プロセツサア
ドレス、SAは通信先プロセツサアドレス、C
はバス制御コマンド、SBAはプロセツサ間接
続装置サブチヤネルアドレス(Dは通信先、S
は通信元)、FCSはフレームチエツクシーケン
スを示す。コマンド又はコマンド応答はデータ
部で指定する。
第6図は本ケースにおける通信パス確立動作
を説明する図である。第6図において、40は
通信フレーム、50は通信パス確立指示発行時
の受信側プロセツサ間接続装置サブチヤネルア
ドレス(特殊アドレス指定)、60は通信制御
プログラムより上位のソフト間で通信リンクを
はる為に必要な論理パス等の制御情報、70は
CMDBに対する応答、80は非同期割込発生
を通知するアテンシヨン割込み、90は受信フ
レームで指示された相手プロセツサアドレス+
プロセツサ間接続装置サブチヤネルアドレス並
びに該フレームデータ部の内容を読取るコマン
ド(SENSEコマンドと称す)である。その他
は第4図と同じである。
なお、他の実施例として、CMDB発行時は
本コマンドのデータで#を指定せず、受信側で
も、CMDBコマンドであれば、SBA(D)(=#)
には関係なく通信パス確立指示とみなして、以
後は第6図の実現例と同様の動作を行う方法も
考えられる。
〔第2段階の動作〕 各タスクからの通信要求に従つて、1対1通信
の場合と同様に通信アドレス情報としてDAWの
IODアドレス域で、通信制御プログラムが該タス
ク対応に割付けたSBA(S)を指定して通信起動
を行う。プロセツサ間接続装置は該通信起動を受
付けると、第1段階でSBA(S)とDA+SBA(D)
との対応関係を設定したCTBLを索引し、該
SBA(S)対応するDA並びにSBA(D)を通信先ア
ドレス情報として通信フレームに設定し、該フレ
ームを送信バツフアに格納する。その後はシリア
ルバスを介したデータリンクレベルのプロセツサ
間通信制御手順に従つて、通信フレームの送受信
を行う。
第7図は本発明を適用したプロセツサ間接続装
置の一実施例のブロツク図である。以下、第7図
を用いて前記通信動作を、送信時、受信時に分け
てより具体的に説明する。
送信時の通信動作 PAR204は該当プロセツサの固有アドレス
を保持するプロセツサアドレスレジスタで、常
時、該当アドレス値が設定されている。CMD2
05、DAR206は、それぞれ上位装置よりの
コマンド、通信先のプロセツサアドレス(DA)
およびプロセツサ間接続装置サブチヤネルアドレ
ス(SBA(D))を保持するレジスタである。
I/Oインタフエース制御部(IOIC)203
の制御下で、入力バス(INBUS)201を介し
て上位装置よりのコマンド、起動サブチヤネルア
ドレスをそれぞれCMD205、SBA210に設
定し、通信制御部(CC)211を起動する。CC
211はCMD205の内容をチエツクし、
CTBL設定コマンド又は通信バス確立指示コマン
ドの場合、それぞれDA並びにSBA(D)のサブチヤ
ネル(SBCH)208内のCTBL、DAR206
への設定をIOIC203に依頼する。IOIC203
はこの依頼に従い、該コマンドのデータのうち、
あらかじめ上記アドレス指定用にとり決めた部分
をそれぞれSBCH208内CTBL、DAR206
に設定する。
CTBL設定コマンド又は通信パス確立指示コマ
ンド以外の場合は、SBA210で示すアドレス
にてSBCH208を索引し、その索引結果をサブ
チヤネルアクセス出力レジスタ(SBOR)209
に出力する。CC211はSBOR209の内容を
調べ、SBA210に示すサブチヤネル(=SBA
(S))に対応するDA並びにSBA(D)が正常に設定
されている場合は、SBOR209から通信先の該
アドレスをDAR206に設定する。SBOR20
9の出力結果が上記以外の場合、その状態を
DSB213に設定し、その旨をIOIC203に報
告する。
上記SBCH208索引後のSBA210で示す
サブチヤネルの状態は、サブチヤネル入力レジス
タ(SBIR)207を介してSBCH208に書込
まれる。
CC211は、これら通信起動が正常に行われ
た場合、PAR204、CMD205、DAR20
6、SBA210およびIOIC203を起動し、送
信フレーム作成に必要なデータを送信バツフア
(SBUF)217に送つて該フレームを作成し、
送信キユーにつなぐ。
以後は転送制御部(TRC)219の制御下で
シリアルバス223に送り出される。
受信時の通信動作 シリアルバス222より受取つたフレームを
TRC219の制御下で受信バツフア(RBUF)
218に格納し、特にデータ部の先頭バイト(コ
マンド、応答情報等が格納)および該フレームの
SBA(D)域の情報を、それぞれデータレジスタ
(DR)214、サブチヤネルアドレスレジスタ
(SAR)216に設定し、CC211を起動する。
CC211はDR214の内容をチエツクし、通信
パス確立指示コマンドの場合は、SAR216の
内容をチエツクし、該内容が特殊サブチヤネルア
ドレスレジスタ(SSAR)215にあらかじめ設
定した内容と同一か否かをチエツクし、同一の場
合は前記サブチヤネル自動選択機構(SAS機構)
212を用いて、該通信用に使用可能な空きサブ
チヤネルを選択し、その結果をSBA210に設
定する。
その後、RBUF218より該フレームのSA、
SBA(S)を、SBCH208内のCTBLのSBA2
10に示すサブチヤネルアドレス域に、それぞれ
DA、SBA(D)として書込み、SBOR209で正常
書込み確認後、通信パス確立をSBIR207を介
してSBCH208に書込む。又、通信パス確立を
通信元へ応答するためのフレーム作成を行い
SBUF217に格納する。
SARとSSARの内容が同一でない場合、及び、
DR214の内容が通信パス確立指示コマンドで
ない場合は、SAR216の内容をそのままSBA
210に設定し、SBCH208のSBA2の内容
で示すサブチヤネル域の状態をチエツクし、コマ
ンドの種類に応じた所定の応答フレームを作成し
て、SBUF217に格納する。又、該サブチヤネ
ルの状態をSBIR207を介して再設定する。
DR214の内容等により上位装置とインタフエ
ースをもつ必要がある場合は、その旨をIOIC2
03に報告する。
上記サブチヤネル自動選択機構(SAS機構)
212の動作フローを第8図に示す。
なお、これまでの説明ではプロセツサ間接続装
置はチヤネル配下の装置との位置づけを記述した
が、本装置をチヤネル機能を含んだかたちで実現
することも可能である。
以上説明したように、本発明によれば、チヤネ
ル結合された1対1プロセツサ間通信において、
複数サブチヤネルを用いた多重通信機能を活用し
て、タスク間のダイレクト通信等により通信オー
バヘツド低減を実現した手法を、CTBLおよび
SAS機構を用いてシリアルバスを介してn対n
通信に適用することにより、上記1対1通信と
ほゞ等価な通信手順にて、ソフトウエア作成負担
の少ない、高効率のn対nプロセツサ間通信を実
現できる利点がある。
【図面の簡単な説明】
第1図は従来のシリアルバスを介したn対nプ
ロセツサ間通信方式の構成図、第2図はチヤネル
結合された1対1プロセツサ間通信方式の構成
図、第3図は本発明のシリアルバスを介したn対
nプロセツサ間通信方式の一実施例の構成図、第
4図は本発明においてソフト制御により確立した
通信パス情報をプロセツサ間接続装置のCTBLに
設定する方法を説明する図、第5図はシリアルバ
ス上をプロセツサ間で送受される通信フレーム形
式を示す図、第6図はSAS機構を用いた通信パ
ス確立方法を説明する図、第7図は本発明を適用
したプロセツサ間接続装置の一実施例の構成図、
第8図は第7図におけるプロセツサ間接続装置の
SAS機構の動作フロー図である。 10,11……プロセツサ、12……タスク、
13……通信用バツフア、14,18,20……
プロセツサ間接続装置、15……シリアルバス、
16……通信窓口、17……サブチヤネル、1
9,21……プロセツサ間接続装置のサブチヤネ
ル。

Claims (1)

    【特許請求の範囲】
  1. 1 複数プロセツサがシリアルバスを介して相互
    接続され、各プロセツサが対等に他プロセツサに
    通信を行うことのできる情報処理システムにおい
    て、プロセツサの入出力動作を司どるチヤネルと
    シリアルバス間にプロセツサ間接続装置を設け、
    この接続装置に、チヤネルの多重動作の単位であ
    るサブチヤネルと1対1に対応するサブチヤネル
    を複数個設けると共に、各サブチヤネル対応に該
    サブチヤネルを用いて通信を行う通信先プロセツ
    サアドレス、通信先のプロセツサ間接続装置サブ
    チヤネルアドレス、入出力コマンド、データ長な
    どのチヤネルからの指示情報および該サブチヤネ
    ル状態を記憶する手段、チヤネルから起動された
    自プロセツサ間接続装置のサブチヤネルアドレス
    を基に通信先プロセツサアドレス、通信先のプロ
    セツサ間接続装置サブチヤネルアドレスを該記憶
    部より読出す手段、前記指示情報にもとづきプロ
    セツサ間通信用フレームを組立てる手段、該フレ
    ームをシリアルバスへ送出する手段、シリアルバ
    スから該フレームを受信する手段、該フレーム受
    信時、フリーム内容のチエツクを行い、該内容が
    通信パス確立のための受信側サブチヤネル選択指
    示の場合は、前記記憶部の各サブチヤネル使用状
    態を調べ、空き状態のサブチヤネルを選択して、
    該記憶部に選択したサブチヤネルに対応する通信
    相手のプロセツサアドレス並びにプロセツサ間接
    続装置サブチヤネルアドレスを書込み、該サブチ
    ヤネルを通信パス確立状態にすると共に通信パス
    確立の応答フレームを組立て、チヤネルとプロセ
    ツサ間接続装置とのインタフエース制御部を起動
    する手段、上記受信側サブチヤネル選択指示の送
    出元が該指示に対する応答フレーム受信時は、受
    信側で確立した通信元プロセツサ間接続装置サブ
    チヤネルアドレスを該記憶部に書込む手段、上記
    受信側サブチヤネル選択指示又はその応答用フレ
    ーム以外の場合は、受信フレームで指示されたサ
    ブチヤネル対応に、チヤネルとプロセツサ間接続
    装置とのインタフエース制御部を起動し、該フレ
    ーム指示内容に従つた処理をして、処理結果を該
    フレームに対する応答フレームとして組立て、前
    記記憶部の該サブチヤネル域の状態を更新する手
    段を具備し、送信側と受信側とのプロセツサ間接
    続装置の一対のサブチヤネル対応に通信パスをは
    つて多重にデータの送受信を行うことを特徴とす
    るプロセツサ間通信方式。
JP57075688A 1982-05-06 1982-05-06 プロセツサ間通信方式 Granted JPS58192159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57075688A JPS58192159A (ja) 1982-05-06 1982-05-06 プロセツサ間通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57075688A JPS58192159A (ja) 1982-05-06 1982-05-06 プロセツサ間通信方式

Publications (2)

Publication Number Publication Date
JPS58192159A JPS58192159A (ja) 1983-11-09
JPS6362779B2 true JPS6362779B2 (ja) 1988-12-05

Family

ID=13583385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57075688A Granted JPS58192159A (ja) 1982-05-06 1982-05-06 プロセツサ間通信方式

Country Status (1)

Country Link
JP (1) JPS58192159A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6272053A (ja) * 1985-09-25 1987-04-02 Nec Corp プロセツサユニツト

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4207609A (en) * 1978-05-08 1980-06-10 International Business Machines Corporation Method and means for path independent device reservation and reconnection in a multi-CPU and shared device access system
JPS589978B2 (ja) * 1978-10-30 1983-02-23 株式会社日立製作所 計算機網構成方式
JPS578828A (en) * 1980-06-18 1982-01-18 Fujitsu Ltd Communication system between computer systems

Also Published As

Publication number Publication date
JPS58192159A (ja) 1983-11-09

Similar Documents

Publication Publication Date Title
US5907684A (en) Independent channel coupled to be shared by multiple physical processing nodes with each node characterized as having its own memory, CPU and operating system image
US6728803B1 (en) Interconnection architecture for managing multiple low bandwidth connections over a high bandwidth link
JPS6118053A (ja) デ−タ処理システム
JPH08288941A (ja) コンピュータ・システム及びメッセージ転送方法
US20140136781A1 (en) Storage system
US20070006020A1 (en) Inter-host data transfer method, program, and system
KR920004771B1 (ko) 작업 관련 메세지 흐름 제어방법 및 통신 관리 장치
JPH07143202A (ja) システムを構成する方法、デバイスを構成する方法、制御装置およびシステム
JPH10301795A (ja) 仮想計算機システム
JPS6362779B2 (ja)
JPH11149387A (ja) 共有装置制御方法及びその実施装置
JP6885635B1 (ja) 情報処理装置、情報処理方法及び情報処理装置用プログラム
KR920004061B1 (ko) 입/출력 제어 시스템 재구성용 시스템
JPH0142011B2 (ja)
JPH11252150A (ja) ネットワーク接続装置、及びネットワーク接続制御方法
JPS63128837A (ja) 回線制御装置
JPH0650488B2 (ja) 通信コントローラ
CN119003413A (zh) 数据传输方法、微处理器架构及计算机设备
JPH10320345A (ja) バスコントローラ
JPH0528079A (ja) 通信システムにおけるメモリ管理装置
JPS5830256A (ja) 通信制御装置
JPH01142962A (ja) データ転送制御方式
JPH0823854B2 (ja) 制御装置
JPH0458344A (ja) 拡張記憶装置
JPH0583416A (ja) 実時間情報転送制御方式