JPS6363230A - スタ−トパタ−ン検出装置 - Google Patents
スタ−トパタ−ン検出装置Info
- Publication number
- JPS6363230A JPS6363230A JP61206706A JP20670686A JPS6363230A JP S6363230 A JPS6363230 A JP S6363230A JP 61206706 A JP61206706 A JP 61206706A JP 20670686 A JP20670686 A JP 20670686A JP S6363230 A JPS6363230 A JP S6363230A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pattern
- circuit
- received data
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 36
- 238000010586 diagram Methods 0.000 description 4
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスタート・クターン検出装置、特に情報信号が
続く信号構成になっているデジタル信号の受信に際して
スタートパターンを検出するためのスタートパターン検
出装置に関する。
続く信号構成になっているデジタル信号の受信に際して
スタートパターンを検出するためのスタートパターン検
出装置に関する。
受信した情報信号を処理するためには、情報信号の開始
点、すなわちスター） パターンを検出する必要がある
。その意味で、スタートパターンは誤りなく正確に検出
しなければならない。特に。
点、すなわちスター） パターンを検出する必要がある
。その意味で、スタートパターンは誤りなく正確に検出
しなければならない。特に。
情報信号の持つ意味が重要であればある程、検出を正確
に行なうために、スタートパターンとしては長いパター
ンが用いられる。しかしながら、このためのハードウェ
ア構成は非常に大きなものになっていた。
に行なうために、スタートパターンとしては長いパター
ンが用いられる。しかしながら、このためのハードウェ
ア構成は非常に大きなものになっていた。
第３図は従来のスタートノ等ターン検出装置の一例の構
成図を示し、受信データ（ＲＤＡＴＡ）からスタートパ
ターンを検出するための回路である。説明を簡単にする
ため、スタートノ母ターンとしては。
成図を示し、受信データ（ＲＤＡＴＡ）からスタートパ
ターンを検出するための回路である。説明を簡単にする
ため、スタートノ母ターンとしては。
ｎ ＝ ５ビツトの’１１００１” を選んでいる。
この例では、検出の許容値としてｒ ＝ １ビツトだけ
誤りがあっても検出出力を得ることができ、検出した結
果はＨＡＴＣＨ端子よ多出力される。
誤りがあっても検出出力を得ることができ、検出した結
果はＨＡＴＣＨ端子よ多出力される。
次に、第３図の回路を詳細に説明する。
１はｎ ＝ ５段のシフトレジスタであり、受信データ
（ＲＤＡＴＡ）を５ビツトだけ蓄える。ＡＮＤダート２
〜６はそれぞれ受信データ中のスタートパターンに１ピ
ントだけ誤ま９があっても１を出力する。
（ＲＤＡＴＡ）を５ビツトだけ蓄える。ＡＮＤダート２
〜６はそれぞれ受信データ中のスタートパターンに１ピ
ントだけ誤ま９があっても１を出力する。
０Ｒｒ−ドアばそれぞれのＡＮＤダート２〜、ｆのうち
いずれかが１を出力すれば、 ＭＡＴＣＨ＝ １を出力
している。回路８，９はインバータであり、スタートパ
ターンがレジスター内へ蓄えられたときに。
いずれかが１を出力すれば、 ＭＡＴＣＨ＝ １を出力
している。回路８，９はインバータであり、スタートパ
ターンがレジスター内へ蓄えられたときに。
ＡＮＤ ＆’ −） ２〜６の入力がすべて１となるよ
うに設けられている。
うに設けられている。
第３図に示す回路は、スタートパターンとしてｎ ＝
５ビツトの場合であり、この程度であれば実現は容易で
ある。しかしながら、この回路では。
５ビツトの場合であり、この程度であれば実現は容易で
ある。しかしながら、この回路では。
ＲＤＡＴＡ がスタートノやターンでないときにもス
タートノターンと見なす誤検出率が極めて高い。例えば
、信号を受信中でないのに、 ＲＤＡＴＡとして雑音（
ＦＭ受信機で受信する場合には非受信中では雑音状態に
なる。）が入力したとき、全くランダムな雑音から５ビ
ツトのスタートパターンを１ビツト許容で検出する率は
。
タートノターンと見なす誤検出率が極めて高い。例えば
、信号を受信中でないのに、 ＲＤＡＴＡとして雑音（
ＦＭ受信機で受信する場合には非受信中では雑音状態に
なる。）が入力したとき、全くランダムな雑音から５ビ
ツトのスタートパターンを１ビツト許容で検出する率は
。
Ｐｄ −１／２ ＋５Ｘ１／２５＝ ３／１６であり、
１６ビツト中３回もある。従って、信号を受信していな
いときであるにもかかわらず、非常に高い確率で雑音に
含まれるスタートパターンを検出して誤処理を行なう。
１６ビツト中３回もある。従って、信号を受信していな
いときであるにもかかわらず、非常に高い確率で雑音に
含まれるスタートパターンを検出して誤処理を行なう。
そこで例えば、スタートノやターンがｎ ＝ １００ビ
ツトで構成され、誤シ許容値としてｒ ＝ ３ビツトま
で許せるときには、雑音状態の中でスタートパターンを
見つける確率は。
ツトで構成され、誤シ許容値としてｒ ＝ ３ビツトま
で許せるときには、雑音状態の中でスタートパターンを
見つける確率は。
Ｐｄ＝ｌ／２１００＋１ｏｏＣ１／２１００＋、。。ｃ
７′２１００＋、 。。Ｃ３／２’ ００Ｔｈ 、。。
７′２１００＋、 。。Ｃ３／２’ ００Ｔｈ 、。。
Ｃ３／２’ ００＝＝１．６Ｘ １０−５であシ、この
危険率は少ない。しかしながら、このときの回路構成に
ついて、第３図のＡＮＩ）ｙ−）２〜６に相当するダー
トとして９７人力のＡＮＤ ｆ−トが、。。Ｃ，＝１６
１７００個も必要になり、極めて大きな回路規模になる
。
危険率は少ない。しかしながら、このときの回路構成に
ついて、第３図のＡＮＩ）ｙ−）２〜６に相当するダー
トとして９７人力のＡＮＤ ｆ−トが、。。Ｃ，＝１６
１７００個も必要になり、極めて大きな回路規模になる
。
すなわち、従来の装置では、雑音の中から誤っテスター
トノにターンを検出しないようにスタートパターンの長
さｎを長くすれば９回路規模が非常に犬きくなシ、実現
が困難であった。
トノにターンを検出しないようにスタートパターンの長
さｎを長くすれば９回路規模が非常に犬きくなシ、実現
が困難であった。
本発明のスタートパターン検出装置は、スタートパター
ンを再生するパターン再生手段と、受信データと前記ツ
ヤターン再生手段の出力のうちいずれかを選択してその
結果を前記パターン再生手段へ入力する電子スイッチと
、前記ツクターン再生手段の出力と前記受信データとが
同一パターンであるか否かを判断して不一致であると判
断されるときには前記電子スイッチにおいて前記受信デ
ータを選択するように制御信号を発生する判断手段と。
ンを再生するパターン再生手段と、受信データと前記ツ
ヤターン再生手段の出力のうちいずれかを選択してその
結果を前記パターン再生手段へ入力する電子スイッチと
、前記ツクターン再生手段の出力と前記受信データとが
同一パターンであるか否かを判断して不一致であると判
断されるときには前記電子スイッチにおいて前記受信デ
ータを選択するように制御信号を発生する判断手段と。
前記ツクターン再生手段の再生パターンに対してノＥタ
ーンマツチを行なう一致検出手段と、前記判断手段にお
いて前記パターン再生手段の出力と前記受信データとが
同一のパターンであると判断されてから前記一致検出手
段の出力の第１回目の検出出力に対してのみ応答して出
力する出力手段とを含んで構成されている。
ーンマツチを行なう一致検出手段と、前記判断手段にお
いて前記パターン再生手段の出力と前記受信データとが
同一のパターンであると判断されてから前記一致検出手
段の出力の第１回目の検出出力に対してのみ応答して出
力する出力手段とを含んで構成されている。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成図である。この図にお
いて、ツヤターン再生手段１１として５段のシフトレジ
スタ１５および排他的ＯＲ回路１６を用いている。電子
スイッチ１ｏは受信データ（ＲＤＡＴＡ）とパターン再
生手段１１の出方（ＰＮ）のうちいずれかを選択する。
いて、ツヤターン再生手段１１として５段のシフトレジ
スタ１５および排他的ＯＲ回路１６を用いている。電子
スイッチ１ｏは受信データ（ＲＤＡＴＡ）とパターン再
生手段１１の出方（ＰＮ）のうちいずれかを選択する。
この例においては。
電子スイッチ１０が・母ターン再生手段の出力（ＰＮ）
を選択したとき罠は、ツクターン再生手段は５段のＰ
Ｎ （Ｐｓｅｕｄｏ Ｎｏ１ｓｅ ）信号（周期＝２５
−１＝３１ピット）を出力する。
を選択したとき罠は、ツクターン再生手段は５段のＰ
Ｎ （Ｐｓｅｕｄｏ Ｎｏ１ｓｅ ）信号（周期＝２５
−１＝３１ピット）を出力する。
電子スイッチ１０の切替制御信号（ＣＯＮＴ）は判断手
段１２より出力される。判断手段１２はノ９ターン再生
手段１１の出力（ＰＮ）と受信信号（ＲＤＡＴＡ）が一
致していれば、切替制御信号（ＣＯＮＴ）として０を出
力して、電子スイッチ１０がパターン再生手段１１の出
力（ＰＮ）を選ぶように制御する。
段１２より出力される。判断手段１２はノ９ターン再生
手段１１の出力（ＰＮ）と受信信号（ＲＤＡＴＡ）が一
致していれば、切替制御信号（ＣＯＮＴ）として０を出
力して、電子スイッチ１０がパターン再生手段１１の出
力（ＰＮ）を選ぶように制御する。
次に９判断手段１２について説明する。ツクターン再生
手段１１の出力（ＰＮ）と受信データ（ＲＤＡＴＡ）は
排他的ＯＲ回路１７へ入力される。排他的ＯＲ回路１７
は（ＰＮ）と（ＲＤＡＴＡ ）とが一致していれば０を
出力する。この回路１７の出力を抵抗（Ｒ４）１８およ
びコンデンサ（Ｃ１） １９からなる低域通過フィルタ
２４に通して変化分を抑える。ここで１時定数Ｒ４Ｃ４
は１ビツトの時間幅と比べて十分大きなものに選ばれる
。低域通過フィルタ２４の出カバ、更にとステリシスコ
ンパレータ２５によって基醜電圧ｖ０に対して比較され
る。
手段１１の出力（ＰＮ）と受信データ（ＲＤＡＴＡ）は
排他的ＯＲ回路１７へ入力される。排他的ＯＲ回路１７
は（ＰＮ）と（ＲＤＡＴＡ ）とが一致していれば０を
出力する。この回路１７の出力を抵抗（Ｒ４）１８およ
びコンデンサ（Ｃ１） １９からなる低域通過フィルタ
２４に通して変化分を抑える。ここで１時定数Ｒ４Ｃ４
は１ビツトの時間幅と比べて十分大きなものに選ばれる
。低域通過フィルタ２４の出カバ、更にとステリシスコ
ンパレータ２５によって基醜電圧ｖ０に対して比較され
る。
ヒステリシスコンパレータ２５ｕ、比較１２３ｆ比較し
た結果を抵抗（Ｒ，） ２１で正帰還することによって
ヒステリシス特性を持たせている。抵抗（Ｒ２）２０ｕ
比較器２３の出力がフィルタ２４へ逆に影響を与えない
程度にやや高めに選ばれる。
た結果を抵抗（Ｒ，） ２１で正帰還することによって
ヒステリシス特性を持たせている。抵抗（Ｒ２）２０ｕ
比較器２３の出力がフィルタ２４へ逆に影響を与えない
程度にやや高めに選ばれる。
すなわち２判断手段１２においては、パターン再生手段
１１の出力（ＰＮ）と受信データ（ＲＤＡＴＡ）が一致
して、排他的ＯＲ回路１７の出力がＯになれば、フィル
タ２４の出力も低電圧になシ、これをとステリシスコン
パレータ２５で比較して切替制御信号としてＣ０ＮＴ
＝ ０を出力する。
１１の出力（ＰＮ）と受信データ（ＲＤＡＴＡ）が一致
して、排他的ＯＲ回路１７の出力がＯになれば、フィル
タ２４の出力も低電圧になシ、これをとステリシスコン
パレータ２５で比較して切替制御信号としてＣ０ＮＴ
＝ ０を出力する。
電子スイッチ１０．パターン再生手段１１９判断手段１
２の動作を第２図のタイムチャートを用いて説明すれば
次のようになる。信号を受信しない区間では受信出力は
雑音状態になっている。この区間では受信データ（ＲＤ
ＡＴＡ）は全くランダムであるため・母ターン再生手段
１１の出力（ＰＮ）と必ずしも一致せず、従って、排他
的ＯＲ回路１７の出力ｘ１７は不規則に変化している。
２の動作を第２図のタイムチャートを用いて説明すれば
次のようになる。信号を受信しない区間では受信出力は
雑音状態になっている。この区間では受信データ（ＲＤ
ＡＴＡ）は全くランダムであるため・母ターン再生手段
１１の出力（ＰＮ）と必ずしも一致せず、従って、排他
的ＯＲ回路１７の出力ｘ１７は不規則に変化している。
そこで、低域通過フィルタ２４の出力”２４には比較基
単電圧と比べて高い電圧が発生し、これをヒステリシス
コンパレータ２５で比較して、切替制御信号としてＣ０
ＮＴ ＝ １を出力する。このとき、電子スイッチ１０
は判断手段１２からの制御に従って受信データ側を選択
してパターン再生手段へ入力する。
単電圧と比べて高い電圧が発生し、これをヒステリシス
コンパレータ２５で比較して、切替制御信号としてＣ０
ＮＴ ＝ １を出力する。このとき、電子スイッチ１０
は判断手段１２からの制御に従って受信データ側を選択
してパターン再生手段へ入力する。
次てスタートパターンとして５段ＰＮノやターン”００
０１１０１１１０１０１００００１００１０１１００１
１１１１”を受信した場合を例にあげ、その動作を説明
する。
０１１０１１１０１０１００００１００１０１１００１
１１１１”を受信した場合を例にあげ、その動作を説明
する。
このパターンを受信するときには、少なくとも５ビツト
以上レジスタ１５へ入力すると、再生手段の出力と受信
データとが一致する性質があるためｘ、７＝Ｏになる。
以上レジスタ１５へ入力すると、再生手段の出力と受信
データとが一致する性質があるためｘ、７＝Ｏになる。
そのときは、第２図のように。
低域通過フィルタ２４の出力”２４の電圧は下がシ。
ある電圧ｖｃ−ΔＶ（Δ■はとステリシスの幅）以下に
なると、ヒステリシスコンパレータ２５が応答して切替
制御信号Ｃ０ＮＴ ＝ ０を出力する。電子スイッチ１
０はパターン再生手段１１の出力（ＰＮ）を選択して受
信データ（ＲＤＡＴＡ）とは独立して信号を発生する。
なると、ヒステリシスコンパレータ２５が応答して切替
制御信号Ｃ０ＮＴ ＝ ０を出力する。電子スイッチ１
０はパターン再生手段１１の出力（ＰＮ）を選択して受
信データ（ＲＤＡＴＡ）とは独立して信号を発生する。
−ここで、さらに、 （ＲＤＡＴＡ）と（ＰＮ）が同一
ノ母ターンであればｘ１７＝Ｏのままであシ。
ノ母ターンであればｘ１７＝Ｏのままであシ。
従って１判断手段１２の出力はＣ０ＮＴ ＝ ０のまま
であるためスイッチ１０の切替９はない。
であるためスイッチ１０の切替９はない。
スタート・ソターンを受信しているときに、電子スイッ
チ１０が切替る瞬間にたまたま受信データに誤シがある
ときには次のようになる。このときには、シフトレジス
タ１５には誤ったパターンが入力されるため、 （ＲＤ
ＡＴＡ）と（ＰＮ）が同一のパターンになりえず、ｘ、
７は不規則信号になる。そこで、低域通過フィルタｘ２
４の出力は再度高い電圧Ｋｌす、これをヒステリシス特
性ノやレータ２５で比較して切替制御信号としてＣ０Ｎ
Ｔ ＝ １を出力する。従って、再びシフトレジスタ１
５へは受信データ（ＲＤＡＴＡ）が入力される。そこで
、再度受信データ（ＲＤＡＴＡ）とパターン再生手段１
１の出力（ＰＮ）の一致について判断手段１２で調べ、
最終的には電子スイッチ１０が／４’ターン再生手段１
１の出力（ＰＮ）を選んでも安定して（ＲＤＡＴＡ）と
（ＰＮ）が一致した状態が続くまでこの操作が自動的に
繰り返される。
チ１０が切替る瞬間にたまたま受信データに誤シがある
ときには次のようになる。このときには、シフトレジス
タ１５には誤ったパターンが入力されるため、 （ＲＤ
ＡＴＡ）と（ＰＮ）が同一のパターンになりえず、ｘ、
７は不規則信号になる。そこで、低域通過フィルタｘ２
４の出力は再度高い電圧Ｋｌす、これをヒステリシス特
性ノやレータ２５で比較して切替制御信号としてＣ０Ｎ
Ｔ ＝ １を出力する。従って、再びシフトレジスタ１
５へは受信データ（ＲＤＡＴＡ）が入力される。そこで
、再度受信データ（ＲＤＡＴＡ）とパターン再生手段１
１の出力（ＰＮ）の一致について判断手段１２で調べ、
最終的には電子スイッチ１０が／４’ターン再生手段１
１の出力（ＰＮ）を選んでも安定して（ＲＤＡＴＡ）と
（ＰＮ）が一致した状態が続くまでこの操作が自動的に
繰り返される。
逆に、電子スイッチ１０がパターン再生手段の出力（Ｐ
Ｎ）を選んでも、 （ＲＤＡＴＡ）と（ＰＮ）が一致し
た状態が続いていれば、受信データ（ＲＤＡＴＡ）は５
段のＰＮ信号からなるスタートツクターンであると考え
られる。このとき、受信データ（ＲＤＡＴＡ）に誤りが
あっても、ツクターン再生手段１１の出力（ＰＮ）には
全く誤りが発生しないため、・母ターン再生手段の内容
（レジスタ１５の各出力Ｑ、−Ｑ５）について一致検出
手段１３で一致検出を行なえば。
Ｎ）を選んでも、 （ＲＤＡＴＡ）と（ＰＮ）が一致し
た状態が続いていれば、受信データ（ＲＤＡＴＡ）は５
段のＰＮ信号からなるスタートツクターンであると考え
られる。このとき、受信データ（ＲＤＡＴＡ）に誤りが
あっても、ツクターン再生手段１１の出力（ＰＮ）には
全く誤りが発生しないため、・母ターン再生手段の内容
（レジスタ１５の各出力Ｑ、−Ｑ５）について一致検出
手段１３で一致検出を行なえば。
誤りのない検出が行なわれる。第１図の例では。
一致検出手段１３としてＡＮＤｅ−）１３を用い。
シフトレジスタの内容がすべて１のときに一致の判定を
行なっている。このＡＮＤゲート１３の入力数はシフト
レジスタ１５の段数分あれば良い。
行なっている。このＡＮＤゲート１３の入力数はシフト
レジスタ１５の段数分あれば良い。
一致検出した結果は出力手段１４を通って出力される。
この出力手段１４では２判段手段１２において・母ター
ン再生手段１１の出力と受信データとが同一のツクター
ンであると判断され、 Ｃ０ＮＴ＝０になってから一致
検出手段１３の出力の第１回目の検出出力に対してのみ
応答し、このときだけｈ’１ＡＴｃＩ（＝１を出力する
。情報信号の中に比較的ＰＮパターンに近いものが発生
して９判断手段１２の出力がいつまでもＣ０ＮＴ ＝
Ｏのままになると、再度一致検出手段が応答して１を出
力することがある。
ン再生手段１１の出力と受信データとが同一のツクター
ンであると判断され、 Ｃ０ＮＴ＝０になってから一致
検出手段１３の出力の第１回目の検出出力に対してのみ
応答し、このときだけｈ’１ＡＴｃＩ（＝１を出力する
。情報信号の中に比較的ＰＮパターンに近いものが発生
して９判断手段１２の出力がいつまでもＣ０ＮＴ ＝
Ｏのままになると、再度一致検出手段が応答して１を出
力することがある。
すなわち、この２度目以後、一致検出手段１３が応答し
た場合に、情報の始まりと誤まって誤処理しないように
出力手段１４が用いられる。
た場合に、情報の始まりと誤まって誤処理しないように
出力手段１４が用いられる。
上記の動作について更に詳しく説明すると１判断手段１
２の出力において、−ｅターン再生手段１１の出力と受
信データとが同一のパターンではないと判断され、従っ
て、 Ｃ０ＮＴ＝１の状態にあると。
２の出力において、−ｅターン再生手段１１の出力と受
信データとが同一のパターンではないと判断され、従っ
て、 Ｃ０ＮＴ＝１の状態にあると。
セットリセット回路２６はリセットされ、出力＝０にな
っている。また、このとき、フリップフロップ２７は非
反転出力Ｑ＝０．反転出力万＝１である。次に、パター
ン再生手段１１の出力と受信データとが同一のパターン
になって、Ｃ０ＮＴ＝０になったとする。そこで、一致
検出手段１３の出力が立ち上ると、セットリセット回路
２６が１に立ち上る。このとき、フリップフロップ２７
の反転出力はクロックＣＬＫにより動作していて１ビツ
トの時間は万＝１のままであり、 ＡＮＤゲート２８を
通してＭＡＴＣＨ＝１ が出力される。
っている。また、このとき、フリップフロップ２７は非
反転出力Ｑ＝０．反転出力万＝１である。次に、パター
ン再生手段１１の出力と受信データとが同一のパターン
になって、Ｃ０ＮＴ＝０になったとする。そこで、一致
検出手段１３の出力が立ち上ると、セットリセット回路
２６が１に立ち上る。このとき、フリップフロップ２７
の反転出力はクロックＣＬＫにより動作していて１ビツ
トの時間は万＝１のままであり、 ＡＮＤゲート２８を
通してＭＡＴＣＨ＝１ が出力される。
セットリセット回路２６の出力が１になって１ビツト後
には、フリップフロップ回路２７は反転出力としてす＝
０となるから、以後はＡＮＤゲート２８の出力として、
ＭＡＴＣＨ＝ ０のママである。このままＣ０ＮＴ
’＝ Ｏが続けば１次から一致検出手段１３の出力が１
になっても、セットリセット回路２６の出力はＯの４４
であるから、出力手段１４は応答することな（ＭＡＴＣ
）（＝ Ｏが続く。
には、フリップフロップ回路２７は反転出力としてす＝
０となるから、以後はＡＮＤゲート２８の出力として、
ＭＡＴＣＨ＝ ０のママである。このままＣ０ＮＴ
’＝ Ｏが続けば１次から一致検出手段１３の出力が１
になっても、セットリセット回路２６の出力はＯの４４
であるから、出力手段１４は応答することな（ＭＡＴＣ
）（＝ Ｏが続く。
第１図の実施例ではスタートノやターンとして５段のｐ
Ｎ）ｅターン３１ビットの場合について説明した。ス
タートツクターンが非常に長く９例えば。
Ｎ）ｅターン３１ビットの場合について説明した。ス
タートツクターンが非常に長く９例えば。
１０００ビツト程度であっても回路規模としては。
レジスタ１５の段数を１０段にする程度で１回路を大き
く変える事なく実現可能である。
く変える事なく実現可能である。
動作については、ノやターン再生手段１１において受信
データに同期してスタートパターンを再生し、このパタ
ーン再生手段１１について一致検出を行なっているため
、受信データに含まれるビット誤シには直接関係せずに
検出が行なわれる。従って検出に対する誤動作も極めて
少ない。
データに同期してスタートパターンを再生し、このパタ
ーン再生手段１１について一致検出を行なっているため
、受信データに含まれるビット誤シには直接関係せずに
検出が行なわれる。従って検出に対する誤動作も極めて
少ない。
第１図の説明では分り易くするため９判断手段１２につ
いてアナログ的にフィルタ２４およびビステリシスコン
パレータ２５を用いて説明したが。
いてアナログ的にフィルタ２４およびビステリシスコン
パレータ２５を用いて説明したが。
フィルタ２４の代シにＵＰ／／′Ｄｏｗカウンタを用い
。
。
ビステリシスコンパレータ２５の代９にデ、ゾタルコン
ノぐレータを用いて処理することも可能である。
ノぐレータを用いて処理することも可能である。
このときには９例えばＵＰ／１）ＯＷＮカウンタとして
は。
は。
ｘ １でカウントアツプｒ Ｘｌ ７ ” Ｏのと
きにカフ − ラントダウンするようにする。
きにカフ − ラントダウンするようにする。
以上に説明したように２本発明のスタート・クターン検
出装置では非常に長いスタートノやターンに対して誤り
なくスタート・クターンを検出することが可能であシ、
かつ、このための回路規模は従来の装置と比べて非常に
小さいことは勿論、スタートツクターンの検出はスター
トパターンを受信しているときに１回だけ行なわれ、以
後情報信号の中にスタートノにターンに近いものが含ま
れていても。
出装置では非常に長いスタートノやターンに対して誤り
なくスタート・クターンを検出することが可能であシ、
かつ、このための回路規模は従来の装置と比べて非常に
小さいことは勿論、スタートツクターンの検出はスター
トパターンを受信しているときに１回だけ行なわれ、以
後情報信号の中にスタートノにターンに近いものが含ま
れていても。
その影看を受けて再度ノにターンマツチ出力が応答する
ようなことがない。
ようなことがない。
以下余日
第１図は本発明による一実施例の回路構成を示す図、第
２図は第１図の動作を説明するだめのタイムチャート、
第３図は従来のスタートパターン検出装置の一例の回路
構成を示す図である。 図において、１０・・・電子スイッチ、１１・・・ノや
ターン再生手段、１５・・・シフトレジスタ、１６・・
・排他的ＯＲ回路、１２・・・判断手段、１７・・・排
他的ＯＲ回路、２４・・・低域通過フィルタ、１８・・
・抵抗。 １９・・・コンデンサ、２５・・−ヒステリシスコンパ
レータ、２０．２１・・・抵抗、２２・・・ボリウム、
２３・・・比較器、１３・・・一致検出手段、１４・・
・出力手段。 ２６・・・セットリセット回路、２７・・・フリップフ
ロッグ回路、２８・・・ＡＮＤ回路である。 第３図 ＬＫ
２図は第１図の動作を説明するだめのタイムチャート、
第３図は従来のスタートパターン検出装置の一例の回路
構成を示す図である。 図において、１０・・・電子スイッチ、１１・・・ノや
ターン再生手段、１５・・・シフトレジスタ、１６・・
・排他的ＯＲ回路、１２・・・判断手段、１７・・・排
他的ＯＲ回路、２４・・・低域通過フィルタ、１８・・
・抵抗。 １９・・・コンデンサ、２５・・−ヒステリシスコンパ
レータ、２０．２１・・・抵抗、２２・・・ボリウム、
２３・・・比較器、１３・・・一致検出手段、１４・・
・出力手段。 ２６・・・セットリセット回路、２７・・・フリップフ
ロッグ回路、２８・・・ＡＮＤ回路である。 第３図 ＬＫ
Claims (1)
- 【特許請求の範囲】 １、スタートパターンを再生するパターン再生手段と、
受信データと前記パターン再生手段の出力のうちいずれ
かを選択してその結果を前記パターン再生手段へ入力す
る電子スイッチと、前記パターン再生手段の出力と前記
受信データとが同一パターンであるか否かを判断して、
不一致であると判断されるときには前記電子スイッチに
おいて前記受信データを選択するように制御信号を発生
する判断手段と、前記パターン再生手段の再生パターン
に対してパターンマッチを行なう一致検出手段と、前記
判断手段において前記パターン再生手段の出力と前記受
信データとが同一のパターンであると判断されてから前
記一致検出手段の出力の第１回目の検出出力に対しての
み応答して出力する出力手段とを含むことを特徴とする
スタートパターン検出装置。 ２、スタートパターンがＰＮ信号で構成されたことを特
徴とする特許請求の範囲第１項のスタートパターン検出
装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61206706A JP2535840B2 (ja) | 1986-09-04 | 1986-09-04 | スタ−トパタ−ン検出装置 |
| CA000545951A CA1266515A (en) | 1986-09-04 | 1987-09-02 | Start pattern detecting apparatus |
| AU77913/87A AU591422B2 (en) | 1986-09-04 | 1987-09-03 | Start pattern detecting apparatus |
| EP87112876A EP0258893B1 (en) | 1986-09-04 | 1987-09-03 | Start pattern detecting apparatus |
| DE87112876T DE3788320T2 (de) | 1986-09-04 | 1987-09-03 | Startmustererkennungsgerät. |
| US07/093,325 US4811366A (en) | 1986-09-04 | 1987-09-04 | Start pattern detecting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61206706A JP2535840B2 (ja) | 1986-09-04 | 1986-09-04 | スタ−トパタ−ン検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6363230A true JPS6363230A (ja) | 1988-03-19 |
| JP2535840B2 JP2535840B2 (ja) | 1996-09-18 |
Family
ID=16527765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61206706A Expired - Lifetime JP2535840B2 (ja) | 1986-09-04 | 1986-09-04 | スタ−トパタ−ン検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535840B2 (ja) |
-
1986
- 1986-09-04 JP JP61206706A patent/JP2535840B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2535840B2 (ja) | 1996-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0551213B2 (ja) | ||
| US20020071367A1 (en) | Apparatus and method for detecting a predetermined pattern of bits in a bitstream | |
| US5274647A (en) | Elastic buffer with error detection using a hamming distance circuit | |
| US5254995A (en) | Analog to digital peak detector utilizing a synchronization signal | |
| US6960960B2 (en) | Frequency detector detecting variation in frequency difference between data signal and clock signal | |
| JPS6363230A (ja) | スタ−トパタ−ン検出装置 | |
| US4811366A (en) | Start pattern detecting apparatus | |
| US5471484A (en) | Method and apparatus for testing digital signals | |
| JP2545803B2 (ja) | スタ−トパタ−ン検出装置 | |
| JP2707778B2 (ja) | ノイズ除去回路 | |
| KR930001436B1 (ko) | 지연 버퍼회로 | |
| US5966034A (en) | Method and device for the filtering of a pulse signal | |
| JPH06349213A (ja) | 中央値検出装置 | |
| JPH0378337A (ja) | 符号誤り計数回路 | |
| US5701285A (en) | Optical data reproducing apparatus | |
| JPH03252526A (ja) | センサー出力回路 | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| JP3130889B2 (ja) | デジタルｖｆｏの補正方法及びその装置 | |
| SU1661840A1 (ru) | Запоминающее устройство с самоконтролем | |
| SU661830A1 (ru) | Устройство дл исправлени стираний | |
| SU1061275A1 (ru) | Устройство дл исправлени одиночных и обнаружени многократных ошибок | |
| JPH02113739A (ja) | 同期パターン不一致検出装置 | |
| JPH1019944A (ja) | 識別器 | |
| JPH06140920A (ja) | 自動分周回路 | |
| JPH06258402A (ja) | テスト回路内蔵集積回路 |