JPS6363927B2 - - Google Patents
Info
- Publication number
- JPS6363927B2 JPS6363927B2 JP59023213A JP2321384A JPS6363927B2 JP S6363927 B2 JPS6363927 B2 JP S6363927B2 JP 59023213 A JP59023213 A JP 59023213A JP 2321384 A JP2321384 A JP 2321384A JP S6363927 B2 JPS6363927 B2 JP S6363927B2
- Authority
- JP
- Japan
- Prior art keywords
- parity
- data
- shift register
- bits
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はハーゲルバーガー（Hagelbarger）
符号の誤り訂正装置に関するものである。
符号の誤り訂正装置に関するものである。
従来、この種の装置として第１図に示すものが
あつた。図において、１は受信データ入力端子、
２は復号データ出力端子、３はデータ用シフトレ
ジスタ、４はチエツク用シフトレジスタ、５，６
はパリテイ計算回路、７はアンド回路、８はデー
タ反転回路である。
あつた。図において、１は受信データ入力端子、
２は復号データ出力端子、３はデータ用シフトレ
ジスタ、４はチエツク用シフトレジスタ、５，６
はパリテイ計算回路、７はアンド回路、８はデー
タ反転回路である。
つぎに動作について説明する。受信データは入
力端子１より入力され、データビツトとチエツク
ビツトに分けられ、それぞれシフトレジスタ３，
４に格納される。これらシフトレジスタ３，４の
データより、パリテイ計算回路５，６にてパリテ
イが計算される。アンド回路７によりＲ、Ｓの両
パリテイが共に論理レベル“１”か否かが判定さ
れ、共に“１”のときのみ、データ反転回路８に
よりデータが訂正される。訂正されたデータは復
号データ出力端子２より出力される。
力端子１より入力され、データビツトとチエツク
ビツトに分けられ、それぞれシフトレジスタ３，
４に格納される。これらシフトレジスタ３，４の
データより、パリテイ計算回路５，６にてパリテ
イが計算される。アンド回路７によりＲ、Ｓの両
パリテイが共に論理レベル“１”か否かが判定さ
れ、共に“１”のときのみ、データ反転回路８に
よりデータが訂正される。訂正されたデータは復
号データ出力端子２より出力される。
従来のこの種訂正装置は以上のように構成され
ており、情報ビツトに先立つて送られてくる付加
情報ビツトに対しても同様の誤り訂正を行なつて
いる。つまり、ハーゲルバーガー符号では、先頭
部の６ビツトが論理レベル“０”の特定のパター
ンを有しているものでありながら、これを考慮し
ない誤り訂正方法をとつている。そのため、先頭
部に生じた誤りで本来訂正されるべき誤りが訂正
されないままになつたり、誤りの生じていない正
しいデータを誤つて訂正することがあつた。
ており、情報ビツトに先立つて送られてくる付加
情報ビツトに対しても同様の誤り訂正を行なつて
いる。つまり、ハーゲルバーガー符号では、先頭
部の６ビツトが論理レベル“０”の特定のパター
ンを有しているものでありながら、これを考慮し
ない誤り訂正方法をとつている。そのため、先頭
部に生じた誤りで本来訂正されるべき誤りが訂正
されないままになつたり、誤りの生じていない正
しいデータを誤つて訂正することがあつた。
この発明は、上記のような従来のものの欠点を
除去するためになされたもので、符号の先頭部
で、特定のパターンを有することを考慮して、こ
れを判別してからパリテイ計算を行なわせること
により、付加情報ビツトに生じた誤りの訂正によ
つて、情報ビツトの誤り訂正の確実化を図ること
ができるハーゲルバーガー符号の誤り訂正装置を
提供することを目的としている。
除去するためになされたもので、符号の先頭部
で、特定のパターンを有することを考慮して、こ
れを判別してからパリテイ計算を行なわせること
により、付加情報ビツトに生じた誤りの訂正によ
つて、情報ビツトの誤り訂正の確実化を図ること
ができるハーゲルバーガー符号の誤り訂正装置を
提供することを目的としている。
第２図はこの発明に係るハーゲルバーガー符号
の誤り訂正装置の一例を示すもので、第１図と同
一部所には同一符号を付して説明を省略する。
の誤り訂正装置の一例を示すもので、第１図と同
一部所には同一符号を付して説明を省略する。
第２図において、９は制御回路、１０はデータ
用シフトレジスタ３に接続されたＲパリテイ用ア
ンドゲート、１１はデータ用シフトレジスタ３に
接続されたＳパリテイ用アンドゲートである。制
御回路９はＲパリテイ用アンドゲート１０とＳパ
リテイ用アンドゲート１１を制御するためのもの
であり、情報ビツトに先立つて送られてくる付加
データビツトの特定のパターン、つまり先頭の６
ビツトの論理レベル“０”のいずれかが、パリテ
イ計算回路に入力されていることを判定した際
に、上記両アンドゲート１０，１１を閉じるよう
になつている。
用シフトレジスタ３に接続されたＲパリテイ用ア
ンドゲート、１１はデータ用シフトレジスタ３に
接続されたＳパリテイ用アンドゲートである。制
御回路９はＲパリテイ用アンドゲート１０とＳパ
リテイ用アンドゲート１１を制御するためのもの
であり、情報ビツトに先立つて送られてくる付加
データビツトの特定のパターン、つまり先頭の６
ビツトの論理レベル“０”のいずれかが、パリテ
イ計算回路に入力されていることを判定した際
に、上記両アンドゲート１０，１１を閉じるよう
になつている。
つぎに、上記構成の動作について説明する。
符号の先頭部では、データの最初の６ビツトは
論理レベル“０”であることがわかつているか
ら、パリテイ用アンドゲート制御回路９によつ
て、パリテイ用アンドゲート１０，１１は閉じら
れている。パリテイ用アンドゲート制御回路９
は、送られたデータの数を数えて、真のデータが
パリテイ用アンドゲート１０，１１に到達すると
ともに、パリテイ用アンドゲート１０，１１を開
ける。
論理レベル“０”であることがわかつているか
ら、パリテイ用アンドゲート制御回路９によつ
て、パリテイ用アンドゲート１０，１１は閉じら
れている。パリテイ用アンドゲート制御回路９
は、送られたデータの数を数えて、真のデータが
パリテイ用アンドゲート１０，１１に到達すると
ともに、パリテイ用アンドゲート１０，１１を開
ける。
すなわち、上記構成により、符号先頭部の誤り
によつて、他の部分を誤つて訂正しなかつたりす
ることがなくなるとともに、上記６ビツトの論理
レベル“０”を“１”であると判断して実際に誤
りの生じた位置を訂正しないといつたことも解消
されることになる。
によつて、他の部分を誤つて訂正しなかつたりす
ることがなくなるとともに、上記６ビツトの論理
レベル“０”を“１”であると判断して実際に誤
りの生じた位置を訂正しないといつたことも解消
されることになる。
以上のようにこの発明によれば、ハーゲルバー
ガー符号に含まれる付加ビツトの情報を認識さ
せ、これにより付加ビツト区間の誤り訂正を行な
うように構成したので、付加ビツト区間に誤りが
発生した場合でも実際の情報区間の誤り訂正が正
しく行なわれる確率が、著しく改善される。
ガー符号に含まれる付加ビツトの情報を認識さ
せ、これにより付加ビツト区間の誤り訂正を行な
うように構成したので、付加ビツト区間に誤りが
発生した場合でも実際の情報区間の誤り訂正が正
しく行なわれる確率が、著しく改善される。
第１図は従来のハーゲルバーガー符号の誤り訂
正装置を示すブロツク図、第２図はこの発明に係
るハーゲルバーガー符号の誤り訂正装置の一例を
示すブロツク図である。 １……受信データ入力端子、２……復号データ
出力端子、３……データ用シフトレジスタ、４…
…チエツク用シフトレジスタ、５……Ｒパリテイ
計算回路、６……Ｓパリテイ計算回路、７……ア
ンド回路、８……反転回路、９……パリテイ用ゲ
ート制御回路、１０……Ｒパリテイ用アンドゲー
ト、１１……Ｓパリテイ用アンドゲート。なお、
図中、同一符号は同一もしくは相当部分を示す。
正装置を示すブロツク図、第２図はこの発明に係
るハーゲルバーガー符号の誤り訂正装置の一例を
示すブロツク図である。 １……受信データ入力端子、２……復号データ
出力端子、３……データ用シフトレジスタ、４…
…チエツク用シフトレジスタ、５……Ｒパリテイ
計算回路、６……Ｓパリテイ計算回路、７……ア
ンド回路、８……反転回路、９……パリテイ用ゲ
ート制御回路、１０……Ｒパリテイ用アンドゲー
ト、１１……Ｓパリテイ用アンドゲート。なお、
図中、同一符号は同一もしくは相当部分を示す。
Claims (1)
- １ 受信データにおける情報ビツトおよびチエツ
クビツトにそれぞれ対応して設けられたデータ用
シフトレジスタおよびチエツク用シフトレジスタ
と、各シフトレジスタに格納されたデータよりパ
リテイを計算するパリテイ計算回路と、パリテイ
により誤りがあることを判定し、誤りの生じた位
置を訂正する訂正回路とを備えたハーゲルバーガ
ー符号の誤り訂正装置において、上記情報ビツト
に先立つて送られてくる付加情報ビツトの特定の
パターンを判別して上記パリテイ計算回路を制御
する制御回路を設けたことを特徴とするハーゲル
バーガー符号の誤り訂正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59023213A JPS60167040A (ja) | 1984-02-08 | 1984-02-08 | ハ−ゲルバ−ガ−符号の誤り訂正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59023213A JPS60167040A (ja) | 1984-02-08 | 1984-02-08 | ハ−ゲルバ−ガ−符号の誤り訂正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60167040A JPS60167040A (ja) | 1985-08-30 |
| JPS6363927B2 true JPS6363927B2 (ja) | 1988-12-09 |
Family
ID=12104381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59023213A Granted JPS60167040A (ja) | 1984-02-08 | 1984-02-08 | ハ−ゲルバ−ガ−符号の誤り訂正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60167040A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6441931U (ja) * | 1987-09-08 | 1989-03-13 |
-
1984
- 1984-02-08 JP JP59023213A patent/JPS60167040A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6441931U (ja) * | 1987-09-08 | 1989-03-13 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60167040A (ja) | 1985-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247523A (en) | Code error correction apparatus | |
| JPH084233B2 (ja) | 誤り訂正符号の復号装置 | |
| JPS6151253A (ja) | 誤り訂正回路 | |
| KR970002631A (ko) | 디코더를 이용한 순환 리던던시 체크 오류 검출 및 정정 장치 | |
| JPS632370B2 (ja) | ||
| US4653055A (en) | Method of correcting errors in bytes of teletext signals | |
| JPH06187248A (ja) | データエラー検出訂正制御回路 | |
| JP2999110B2 (ja) | 無線通信方法及び無線通信装置 | |
| JPS6363927B2 (ja) | ||
| JPH04248630A (ja) | エラー訂正方法及び装置 | |
| JPH05284044A (ja) | ランダムエラーおよびバーストエラー訂正が行われる伝送装置、受信機、デコーダおよびビデオホーン | |
| US4521886A (en) | Quasi-soft decision decoder for convolutional self-orthogonal codes | |
| KR100189531B1 (ko) | Cd-rom 드라이브에 있어서 섹터 데이타 디코딩방법 및 회로 | |
| CA1307851C (en) | Error correction coding and decoding circuit for digitally coded information | |
| JPS61270935A (ja) | ワイヤレス伝送システム | |
| JPS5641514A (en) | Decoding method | |
| JPS61232726A (ja) | 誤り訂正装置 | |
| KR940007422B1 (ko) | 버퍼레지스터를 사용하지 않는 rs 복호시스템 | |
| JPH0638239B2 (ja) | 誤り訂正機構 | |
| JPH05314021A (ja) | メモリエラー修正回路 | |
| JPS61105931A (ja) | 復号化装置 | |
| JPS59167145A (ja) | 誤り訂正方式 | |
| JPH02260824A (ja) | 重畳符号の復号方式 | |
| JPH0667912A (ja) | エラー検出訂正回路 | |
| JPS5660956A (en) | Error correction system |