JP2000312122A

JP2000312122A - 高周波入力整合回路装置及び高周波出力整合回路装置及び、半導体集積回路

Info

Publication number: JP2000312122A
Application number: JP11120625A
Authority: JP
Inventors: Toru Okada; 徹岡田
Original assignee: Fujitsu Quantum Devices Ltd
Current assignee: Fujitsu Quantum Devices Ltd
Priority date: 1999-04-27
Filing date: 1999-04-27
Publication date: 2000-11-07
Also published as: US6628176B1

Abstract

(57)【要約】【課題】本発明は、インダクタでの高周波電力の損失
を低減した高周波整合回路装置を提供することを目的と
する。【解決手段】トランジスタの入力端に一端が接続され
たインダクタと、前記インダクタの他端と接地間に接続
された第１のキャパシタを含む高周波入力整合回路にお
いて、前記インダクタに並列に、第２のキャパシタを付
加したことにより、インダクタの実効リアクタンスが大
きくなり、インダクタンス値の小さなインダクタを使用
できる。これにより、短い長さのインダクタを使用でき
るので、インダクタでの高周波電力の損失を低減した高
周波入力整合回路装置を構成できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波半導体回路
に関し、特に高周波整合回路のインダクタにおける高周
波電力の損失を低減した高周波入力整合回路装置及び高
周波出力整合回路装置に関するものである。

【０００２】

【従来の技術】近年、携帯電話等の普及に伴って、それ
に組み込まれる高周波回路の面積を低減するために、高
周波の半導体集積回路を用いた高集積化が進んでいる。
このような高周波半導体回路においては、高周波電力を
効率良く入力したりあるいは出力したりするために、高
周波回路の入力及び出力インピーダンスを５０Ωに整合
することが重要である。図１及び図２はＦＥＴやバイポ
ーラトランジスタの高周波入力整合回路を示したもので
ある。

【０００３】高周波入力整合回路は、図１に示すローパ
スフィルタ（ＬＰＦ）型や図２に示すハイパスフィルタ
（ＨＰＦ）型が一般的である。図１のローパスフィルタ
型では、トランジスタ１０１の入力に、インダクタ１０
２の一方の端子が接続されている。また、インダクタ１
０２の他方の端子には、キャパシタ１０３の一方の端子
が接続されており、さらにキャパシタ１０３の他方の端
子は接地されて、高周波入力整合回路１０５が構成され
る。インダクタ１０２とキャパシタ１０３の接続点１０
４から、入力信号が印加される。

【０００４】ここで、トランジスタ１０１がサイズの大
きなトランジスタ、例えば、ゲート幅の長いＦＥＴやエ
ミッタサイズの大きいバイポーラトランジスタなどの場
合には、入力インピーダンスは、数Ω程度の非常に低い
インピーダンスとなる。図１のインダクタ１０２および
キャパシタ１０３からなる高周波入力整合回路１０５
は、このトランジスタ１０１の数Ω程度の低入力インピ
ーダンスを、入力端子１０４から見たインピーダンスが
５０Ωとなるようにインピーダンス変換をするための回
路である。

【０００５】一方、図２のハイパスフィルタ型では、ト
ランジスタ１０１の入力に、キャパシタ２０２の一方の
端子が接続されている。また、キャパシタ２０２の他方
の端子には、インダクタ２０３の一方の端子が接続され
ており、さらにインダクタ２０３の他方の端子は接地さ
れて、高周波入力整合回路２０５が構成される。キャパ
シタ２０２とインダクタ２０３の接続点１０４から、入
力信号が印加される。

【０００６】上記と同様に、トランジスタ１０１がサイ
ズの大きなトランジスタの場合には、入力インピーダン
スは、数Ω程度の非常に低いインピーダンスとなる。図
２のキャパシタ２０２およびインダクタ２０３からなる
高周波入力整合回路２０５は、このトランジスタ１０１
の数Ω程度の低入力インピーダンスを、入力端子１０４
から見たインピーダンスが５０Ωとなるようにインピー
ダンス変換をするための回路である。

【０００７】また、特願昭５７−４５８７７号、「モノ
リシック集積回路増幅器」において、マイクロ波帯のモ
ノリシック集積回路増幅器の整合回路について開示され
ている。この出願では、ＤＣをカットするキャパシタの
キャパシタンスは非常に大きい値を必要とするため、Ｍ
ＭＩＣ（モノリシックマイクロ波集積回路）内に形成す
るとその面積が大きくなるという問題点を解決するため
にインピーダンス変換の方法に工夫を加え、このキャパ
シタもインピーダンス変換に積極的に取り入れることに
よって、キャパシタンスを小さくし、ＤＣをカットする
キャパシタ面積を小さくできることが記載されている。

【０００８】

【発明が解決しようとする課題】しかしながら、上述し
た従来技術には、次のような問題がある。先ず、図１に
示すローパスフィルタ型の高周波入力整合回路１０５で
は、ＦＥＴ１０１のゲートに接続されたインダクタ１０
２の損失が無視できず、特性の劣化が起こるという問題
がある。図３は、インダクタ１０２の簡略化した等価回
路を示したものである。インダクタ３０１はインダクタ
１０２のインダクタンス成分、抵抗３０２はインダクタ
１０２の直列抵抗成分である。

【０００９】マイクロ波モノリシック集積回路（以下、
ＭＭＩＣと略す。）では、このようなインダクタ１０２
は、一般的に、スパイラルインダクタやミアンダインダ
クタを用いてチップ内に形成する。一般に、インダクタ
ンスの大きなインダクタをチップ内に形成するには、イ
ンダクタの長さを長くする必要がある。インダクタ長を
長くすると、結果的に、図３の直列抵抗成分３０２は、
大きな値となる。また、入力端子１０４に印加される信
号の周波数が高くなると、表皮効果によって、直列抵抗
成分３０２の値は、更に大きくなる。

【００１０】この結果、ＦＥＴ１０１の入力インピーダ
ンスに比べて、インダクタ１０２の直列抵抗成分３０２
が大きくなると、入力端子１０４から入力された高周波
電力は、インダクタ１０２の直列抵抗成分３０２によっ
て多くが消費されてしまうこにとなる。即ち、高周波電
力の損失が大きくなるということになる。従って、低イ
ンピーダンスのＦＥＴ１０１の入力に接続される高周波
入力整合回路のインダクタンス１０２を、低損失にする
ことが必要である。

【００１１】次に、図２に示すハイパスフィルタ型の高
周波入力整合回路２０５では、ＦＥＴ１０１のゲートに
接続されたキャパシタ２０２の他方の端子とグランドの
間に接続されたインダクタ２０３での高周波電力の損失
が無視できず、特性の劣化が起こるという問題がある。
ハイパスフィルタ型の場合ＦＥＴ１０１のゲートに接続
されているのは、キャパシタ２０２であるが、高周波回
路に用いられるキャパシタでは、インダクタに比べて一
般的に高周波電力の損失が小さい。キャパシタ２０２の
キャパシタンスが大きい場合には、ＦＥＴ１０１の入力
インピーダンスが、ほぼそのまま接続点２０６に現れる
ので、インダクタ２０３での高周波電力の損失は、でき
るだけ小さくすることが必要である。

【００１２】しかし、入力１０４とグランドの間に接続
されるインダクタ２０３では、上記のようなローパスフ
ィルタ型の場合のインダクタ１０２と同じ理由で高周波
電力の損失が発生する。そこで、従来技術では、比較的
低損失であることが知られているボンドワイヤや、パッ
ケージリード、プリント線路又はチップ型インダクタな
どを用いてこのインダクタ２０３をチップの外部で形成
した。

【００１３】チップの外部でインダクタ２０３を形成す
る場合には、次のような問題が発生する。高周波回路の
諸特性は、インダクタ２０３のインダクタンス値のばら
つきに対して非常に敏感であるので、上記のようにチッ
プ外部にインダクタ２０３を形成する方法では、インダ
クタンス値のバラツキが比較的大きいため高周波回路を
安定に製造することが難しい。また、入力端子１０４に
印加される入力信号が高周波になればなるほど、インダ
クタンス値の小さなインダクタ２０３が必要となるが、
小さなインダクタンス値のインダクタ２０３を、高精度
で上記方法を用いて形成することは難しいという問題が
ある。

【００１４】以上は、高周波入力整合回路装置を構成す
るインダクタの問題点について述べたが、高周波出力整
合回路装置を構成するインダクタについても、同様の問
題がある。本発明は、上記の点に鑑みてなされたもので
あり、上述の問題点を解消し、インダクタでの高周波電
力の損失を低減した高周波整合回路装置を提供すること
を目的とする。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に、本発明は次のように構成される。請求項１は、トラ
ンジスタの入力端に一端が接続されたインダクタと、前
記インダクタの他端と接地間に接続された第１のキャパ
シタを含む高周波入力整合回路において、前記インダク
タに並列に、第２のキャパシタを付加したことを特徴と
する。

【００１６】請求項１によれば、第２のキャパシタを付
加することにより、インダクタの実効リアクタンスが大
きくなり、値の小さなインダクタを使用できる。これに
より、短い長さのインダクタを使用できるので、キャパ
シタが付加されていない場合と同等のインピーダンス変
換が行えるとともに、インダクタでの高周波電力の損失
を低減した高周波入力整合回路装置を得ることができ
る。

【００１７】請求項２は、トランジスタの入力端に一端
が接続された第１のインダクタと、前記第１のインダク
タの他端と接地間に接続されたキャパシタを含む高周波
入力整合回路において、前記キャパシタに直列に、第２
のインダクタを付加したことを特徴とする。請求項２に
よれば、第２のインダクタを付加したことにより、キャ
パシタの実効リアクタンスが大きくなり、値の小さなキ
ャパシタを使用できるので、キャパシタの面積を低減し
た高周波入力整合回路装置を得ることができる。

【００１８】請求項３は、トランジスタの入力端に一端
が接続されたキャパシタと、前記キャパシタの他端と接
地間に接続された第１のインダクタを含む高周波入力整
合回路において、前記キャパシタに並列に、第２のイン
ダクタを付加したことを特徴とする。請求項３によれ
ば、第２のインダクタを付加したことにより、キャパシ
タの実効リアクタンスが小さくなり、値の大きなキャパ
シタを使用できるので、キャパシタのばらつきによる高
周波回路の特性の変動を低減した高周波入力整合回路装
置を得ることができる。

【００１９】請求項４は、トランジスタの入力端に一端
が接続された第１のキャパシタと、前記第１のキャパシ
タの他端と接地間に接続されたインダクタを含む高周波
入力整合回路において、前記インダクタに直列に、第２
のキャパシタを付加したことを特徴とする。請求項４に
よれば、第２のキャパシタを付加したことにより、イン
ダクタの実効リアクタンスが小さくなり、値の大きなイ
ンダクタを使用できる。このため、高周波帯域でもチッ
プ外部でインダクタを形成できるようなインダクタンス
値を使用することができ、また、インダクタのばらつき
による高周波回路の特性の変動を低減した高周波入力整
合回路装置を得ることができる。

【００２０】請求項５は、トランジスタの入力端に一端
が接続された第１のインダクタと、前記第１のインダク
タの他端と接地間に接続された第１のキャパシタを含む
高周波入力整合回路において、前記第１のインダクタに
並列に、第２のキャパシタを付加し前記第１のキャパシ
タに直列に、第２のインダクタを付加したことを特徴と
する。

【００２１】請求項５によれば、第２のキャパシタを付
加することにより、第１のインダクタの実効リアクタン
スが大きくなり、値の小さな第１のインダクタを使用で
き、又、第２のインダクタを付加したことにより、第１
のキャパシタの実効リアクタンスが大きくなり、値の小
さな第１のキャパシタを使用できる。これにより、短い
長さの第１のインダクタを使用できるので、付加された
第２のキャパシタが無い場合と同等のインピーダンス変
換を行えると同時に第１のインダクタの損失を低減し、
また、第１のキャパシタの面積を低減した高周波入力整
合回路装置を得ることができる。

【００２２】請求項６は、トランジスタの入力端に一端
が接続された第１のキャパシタと、前記第１のキャパシ
タの他端と接地間に接続された第１のインダクタを含む
高周波入力整合回路において、前記第１のキャパシタに
並列に、第２のインダクタを付加し、前記第１のインダ
クタに直列に、第２のキャパシタを付加したことを特徴
とする。

【００２３】請求項６によれば、第２のインダクタを付
加したことにより、第１のキャパシタの実効リアクタン
スが小さくなり、値の大きな第１のキャパシタを使用で
き、また、第２のキャパシタを付加したことにより、第
１のインダクタの実効リアクタンスが小さくなり、値の
大きな第１のインダクタを使用できる。これにより、第
１のキャパシタのばらつきによる高周波回路の特性の変
動を低減し、また、高周波帯域でもチップ外部で第１の
インダクタを形成できるようなインダクタンス値を使用
することができ、第１のインダクタのばらつきによる高
周波回路の特性の変動を低減した高周波入力整合回路装
置を得ることができる。

【００２４】請求項７は、トランジスタの出力端に一端
が接続されたインダクタと、前記インダクタの他端と接
地間に接続された第１のキャパシタを含む高周波出力整
合回路において、前記インダクタに並列に、第２のキャ
パシタを付加したことを特徴とする。請求項７によれ
ば、第２のキャパシタを付加したことにより、インダク
タの実効リアクタンスが大きくなり、値の小さなインダ
クタを使用できる。これにより、短い長さのインダクタ
を使用できるので、インダクタでの高周波電力の損失を
低減した高周波出力整合回路装置を得ることができる。

【００２５】請求項８は、トランジスタの出力端に一端
が接続された第１のインダクタと、前記第１のインダク
タの他端と接地間に接続されたキャパシタ含む高周波出
力整合回路において、前記キャパシタに直列に、第２の
インダクタを付加したことを特徴とする。請求項８によ
れば、第２のインダクタを付加したことにより、キャパ
シタの実効リアクタンスが大きくなり、値の小さなキャ
パシタを使用できるので、キャパシタの面積を低減した
高周波出力整合回路装置を得ることができる。

【００２６】請求項９は、トランジスタの入力端に一端
が接続されたキャパシタと、前記キャパシタの他端と接
地間に接続された第１のインダクタを含む高周波出力整
合回路において、前記キャパシタに並列に、第２のイン
ダクタを付加したことを特徴とする。請求項９によれ
ば、第２のインダクタを付加したことにより、キャパシ
タの実効リアクタンスが小さくなり、値の大きなキャパ
シタを使用できるので、キャパシタのばらつきによる高
周波回路の特性の変動を低減した高周波出力整合回路装
置を得ることができる。

【００２７】請求項１０は、トランジスタの出力端に一
端が接続された第１のキャパシタと、前記第１キャパシ
タの他端と接地間に接続されたインダクタを含む高周波
出力整合回路において、前記インダクタに直列に、第２
のキャパシタを付加したことを特徴とする。請求項１０
によれば、第２のキャパシタを付加したことにより、イ
ンダクタの実効リアクタンスが小さくなり、値の大きな
インダクタを使用できる。このため、高周波帯域でもチ
ップ外部でインダクタを形成できるようなインダクタン
ス値を使用することができ、また、インダクタのばらつ
きによる高周波回路の特性の変動を低減した高周波出力
整合回路装置を得ることができる。

【００２８】請求項１１は、トランジスタの出力端に一
端が接続された第１のインダクタと、前記第１のインダ
クタの他端と接地間に接続された第１のキャパシタを含
む高周波出力整合回路において、前記第１のインダクタ
に並列に、第２のキャパシタを付加し、前記第１のキャ
パシタに直列に、第２のインダクタを付加したことを特
徴とする。

【００２９】請求項１１によれば、第２のキャパシタを
付加したことにより、第１のインダクタの実効リアクタ
ンスが大きくなり、値の小さな第１のインダクタを使用
でき、また、第２のインダクタを付加したことにより、
第１のキャパシタの実効リアクタンスが大きくなり、値
の小さな第１のキャパシタを使用できる。これにより、
短い長さの第１のインダクタを使用できるので、第１の
インダクタの損失を低減し、また、第１のキャパシタの
面積を低減した高周波出力整合回路装置を得ることがで
きる。

【００３０】請求項１２は、トランジスタの入力端に一
端が接続された第１のキャパシタと、前記第１のキャパ
シタの他端と接地間に接続された第１のインダクタを含
む高周波出力整合回路において、前記第１のキャパシタ
に並列に、第２のインダクタを付加し、前記第１のイン
ダクタに直列に、第２のキャパシタを付加したことを特
徴とする。

【００３１】請求項１２によれば、第２のインダクタを
付加したことにより、第１のキャパシタの実効リアクタ
ンスが小さくなり、値の大きな第１のキャパシタを使用
でき、また、第２のキャパシタを付加したことにより、
第１のインダクタの実効リアクタンスが小さくなり、値
の大きな第１のインダクタを使用できる。これにより、
第１のキャパシタのばらつきによる高周波回路の特性の
変動を低減し、高周波帯域でもチップ外部で第１のイン
ダクタを形成できるようなインダクタンス値を使用する
ことができ、第１のインダクタのばらつきによる高周波
回路の特性の変動を低減した高周波出力整合回路装置を
得ることができる。

【００３２】請求項１３は、請求項１乃至６のいずれか
一項記載の高周波入力整合回路装置と、請求項７乃至１
２のいずれか一項記載の高周波出力整合回路装置の少な
くとも一方を含むことを特徴とする。請求項１３によれ
ば、高周波電力の損失の小さい高周波入力整合回路装置
又は、高周波電力の損失の小さい高周波出力整合回路装
置を搭載した半導体集積回路得ることができる。

【００３３】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。先ず最初に、本発明の高周
波入力整合回路装置について以下に説明する。本発明の
第１実施例について、図４、図５、図６を用いて説明す
る。図４は、ＦＥＴ１０１からなる高周波回路の入力端
子１０４に５０Ωの抵抗４０１を接続した場合の、入力
端子１０４からＦＥＴ１０１側の入力インピーダンスを
スミスチャート４００上に示したものである。スミスチ
ャート４００上のＭ点４０２は、例えば、周波数１ＧＨ
ｚの場合のＦＥＴ１０１の入力インピーダンスを示した
ものである。（以下に示すスミスチャートは、全て周波
数１ＧＨｚでのインピーダンス特性を示す。）ＦＥＴ１
０１の複素入力インピーダンスは、例えば、実数部３
Ω、虚数部−５Ωである。

【００３４】図５は、図４に示した高周波回路の入力端
子１０４とＦＥＴ１０１のゲートの間に、高周波入力整
合回路１０５を付加した従来の高周波入力整合回路を示
す。高周波入力整合回路１０５は、図１に示したローパ
スフィルタ型の高周波入力整合回路１０５と同一であ
る。高周波入力整合回路１０５において、インダクタ１
０２のインダクタンスＬ１を例えば２．７ｎＨとし、ま
たキャパシタ１０３のキャパシタンスＣ１を例えば１
２．５ｐＦとした。これにより、入力端子１０４から見
た高周波入力整合回路１０５側の入力インピーダンス
は、スミスチャート５００上のＭ点５０１の示す位置
（インピーダンスが５０Ω）に移動する。即ち、ＦＥＴ
１０１に高周波入力整合回路１０５を付加することによ
って、入力インピーダンスを５０Ωに整合することがで
きる。

【００３５】図６は、本発明の高周波入力整合回路の第
１実施例を示したものであり、図５に示したローパスフ
ィルタ型の高周波入力整合回路１０５のインダクタ１０
２に、キャパシタ６０１を並列に付加したものである。
図５においてインダクタンスがＬ１のインダクタ１０２
のインピーダンスはｊωＬ１（式１）である。ここでωは角周波数である。

【００３６】一方、図６において、インダクタンスＬ
１’のインダクタ１０２にキャパシタンスＣ２のキャパ
シタ６０１を並列に付加した場合のインダクタ１０２と
キャパシタ６０１の並列インピーダンスはｊωＬ１’／（１−ω²Ｌ１’Ｃ２）（式２）である。

【００３７】ここで、式１のインピーダンスと式２のイ
ンピーダンスが等しくなるとすると、Ｌ１＝Ｌ１’／（１−ω²Ｌ１’Ｃ２）（式３）となる。ゆえに、Ｌ１’＝Ｌ１／（１＋ω²Ｌ１Ｃ２）（式４）となる。

【００３８】式４は、インダクタ１０２にキャパシタ６
０１を付加したことによって、並列インピーダンスを、
キャパシタ６０１の付加前のインダクタ１０２のインピ
ーダンスと同一に保ったまま、インダクタ１０２のイン
ダクタンスを小さくできるということを示している。こ
こで、図６に示すようにインダクタ１０２に並列に、キ
ャパシタンスが例えば９．３ｐＦのキャパシタ６０１を
付加し、キャパシタ６０１付加後の並列インピーダンス
が、インダクタンスＬ１＝２．７ｎＨの単独のインダク
タのインピーダンスと等しくなるようするには、インダ
クタ１０２のインダクタンスＬ１’は１．３５ｎＨとな
る。

【００３９】図６のスミスチャート６００上のＭ点６０
２は、上記のようにキャパシタ６０１のキャパシタンス
Ｃ２を９．３ｐＦに、また、インダクタ１０２のインダ
クタンスＬ１’を１．３５ｎＨにした場合の、図６の入
力端子１０４から見た高周波入力整合回路１０５側のイ
ンピーダンスを示したものである。図６のＭ点６０２と
図５のＭ点５０１はスミスチャート６００，５００上で
ともに同じ位置にあるので、同一のインピーダンスであ
ることを示す。即ち、図５に示した高周波入力整合回路
１０５のインダクタ１０２に並列に、キャパシタ６０１
を付加することにより、入力端子１０４から見た入力イ
ンピーダンスを変化させることなく、インダクタ１０２
のインダクタンスを、２．７ｎＨから、１．３５ｎＨへ
と小さくすることができる。

【００４０】これは、キャパシタ６０１を付加すること
により、インダクタ１０２の実効リアクタンスが大きく
なり、値の小さなインダクタ１０２を使用できるという
ことである。これにより、短い長さのインダクタ１０２
を使用できるので、抵抗成分をより小さくすることがで
き、インダクタ１０２での高周波電力の損失を低減した
高周波入力整合回路装置を得ることができる。

【００４１】次に、本発明の第２実施例について、図７
を用いて説明する。図７は、図５に示したローパスフィ
ルタ型の高周波入力整合回路１０５のキャパシタ１０３
に、インダクタ７０１を直列に付加したものである。図
５においてキャパシタンスがＣ１のキャパシタ１０３の
インピーダンスは１／ｊωＣ１（式５）である。

【００４２】一方、図７において、キャパシタンスがＣ
１’のキャパシタ１０３にインダクタンスＬ２のインダ
クタ７０１を直列に付加した場合のキャパシタ１０３と
インダクタ７０１の直列インピーダンスはｊωＬ２＋１／ｊωＣ１’ （式６）である。

【００４３】ここで、式５のインピーダンスと式６のイ
ンピーダンスが等しくなるとすると、Ｃ１’＝Ｃ１／（１＋ω²Ｌ２Ｃ１）（式７）となる。式７は、キャパシタ１０３にインダクタ７０１
を直列に付加したことによって、直列インピーダンス
を、インダクタ７０１の付加前のキャパシタ１０３のイ
ンピーダンスと同一に保ったまま、キャパシタ１０３の
キャパシタンスを小さくできるということを示してい
る。

【００４４】ここで、図７に示すようにキャパシタ１０
３に直列に、インダクタンスが例えば２ｎＨのインダク
タ７０１を付加し、インダクタ７０１付加後の直列イン
ピーダンスが、キャパシタンスＣ１＝１２．５ｐＦの単
独のキャパシタのインピーダンスと等しくなるようにす
るには、キャパシタ１０３のキャパシタンスＣ１’は
６．２５ｐＦとなる。

【００４５】図７のスミスチャート７００上のＭ点７０
２は、上記のようにインダクタ７０１のインダクタンス
Ｌ２を２ｎＨに、また、キャパシタ１０３のキャパシタ
ンスＣ１’を６．２５ｐＦにした場合の、図７の入力端
子１０４から見た高周波入力整合回路１０５側のインピ
ーダンスを示したものである。図７のＭ点７０２と図５
のＭ点５０１はスミスチャート７００，５００上でとも
に同じ位置にあるので、同一のインピーダンスであるこ
とを示す。即ち、図５に示した高周波入力整合回路１０
５のキャパシタ１０３に直列に、インダクタ７０１を付
加することにより、入力端子１０４から見た入力インピ
ーダンスを変化させることなく、キャパシタ１０３のキ
ャパシタンスを、１２．５ｐＦから、６．２５ｐＦへと
小さくすることができる。

【００４６】このことから、インダクタ７０１を付加し
たことにより、キャパシタ１０３の実効リアクタンスが
大きくなり、値の小さなキャパシタ１０３を使用できる
ということが分かる。これにより、キャパシタ１０３の
面積を低減した高周波入力整合回路装置を得ることがで
きる。ここで、インダクタ７０１での高周波電力の損失
を小さくしたい場合には、前述のようにチップ外にイン
ダクタを設けることができ、これによってチップの面積
を小さくすることができる。

【００４７】また、本実施例において、キャパシタ１０
３を入力端子１０４側に接続し、インダクタ７０１をグ
ランド側に接続して、直列に接続する例を説明したが、
キャパシタ１０３とインダクタ７０１の接続は逆でも、
効果は同一である。次に本発明の第３実施例を、図８、
図９を用いて説明する。図８は、図４に示した高周波回
路の入力端子１０４とＦＥＴ１０１のゲートの間に、高
周波入力整合回路２０５を付加したものである。高周波
入力整合回路２０５は、図２に示したハイパスフィルタ
型の高周波入力整合回路２０５と同一である。高周波入
力整合回路２０５において、キャパシタ２０２のキャパ
シタンスＣ３を例えば２３ｐＦとし、またインダクタ２
０３のインダクタンスＬ３を例えば２ｎＨとした。これ
により、入力端子１０４から見た高周波入力整合回路２
０５側の入力インピーダンスは、スミスチャート８００
上のＭ点８０１の示す位置（インピーダンスが５０Ω）
に移動する。即ち、ＦＥＴ１０１に高周波入力整合回路
２０５を付加することによって、入力インピーダンスを
５０Ωに整合することができる。

【００４８】図９は本発明の第３実施例を示したもの
で、図８に示したハイパスフィルタ型の高周波入力整合
回路２０５のキャパシタ２０２に、インダクタ９０１を
並列に付加したものである。図８においてキャパシタン
スがＣ３のキャパシタ２０２のインピーダンスは１／ｊωＣ３（式８）である。

【００４９】一方、図９において、キャパシタンスがＣ
３のキャパシタ２０２にインダクタンスＬ４のインダク
タ９０１を並列に付加した場合のキャパシタ２０２とイ
ンダクタ９０１の並列インピーダンスは１／（１／ｊωＬ４＋ｊωＣ３’）（式９）である。

【００５０】ここで、式８のインピーダンスと式９のイ
ンピーダンスが等しくなるとすると、Ｃ３’＝Ｃ３＋（１／ω²Ｌ４）（式１０）となる。式１０は、キャパシタ２０２にインダクタ９０
１を付加したことによって、並列インピーダンスを、イ
ンダクタ９０１の付加前のキャパシタ２０２のインピー
ダンスと同一に保ったまま、キャパシタ２０２のキャパ
シタンスＣ３’を小さくできるということを示してい
る。

【００５１】ここで、図９に示すようにキャパシタ２０
２に並列に，例えばインダクタンス１．１ｎＨのインダ
クタ９０１を付加し、インダクタ９０１付加後の並列イ
ンピーダンスが、キャパシタンスＣ３＝２３ｐＦの単独
のキャパシタのインピーダンスと等しくなるようにする
には、キャパシタ２０２のキャパシタンスＣ３’は４６
ｐＦとなる。

【００５２】図９のスミスチャート９００上のＭ点９０
２は、上記のようにインダクタ９０１のインダクタンス
Ｌ４を１．１ｎＨに、また、キャパシタ２０２のキャパ
シタンスＣ３’を４６ｐＦにした場合の、図９の入力端
子１０４から見た高周波入力整合回路２０５側のインピ
ーダンスを示したものである。図９のＭ点９０２と図８
のＭ点８０２はスミスチャート９００，８００上でとも
に同じ位置にあるので、同一のインピーダンスであるこ
とを示す。即ち、図８に示した高周波入力整合回路１０
５のキャパシタ２０２に並列に、インダクタ９０１を付
加することにより、入力端子１０４から見た入力インピ
ーダンスを変化させることなく、キャパシタ２０２のキ
ャパシタンスを、２３ｐＦから、４６ｐＦへと大きくす
ることができる。

【００５３】このことは、インダクタ９０１を付加した
ことにより、キャパシタ２０２の実効リアクタンスが小
さくなり、値の大きなキャパシタ２０２を使用できると
いうことを示しており、従ってキャパシタンスＣ３’の
ばらつきによる高周波回路の特性の変動を低減した高周
波入力整合回路装置を得ることができる。次に、本発明
の第４実施例を、図１０を用いて説明する。

【００５４】図１０は、図８に示したハイパスフィルタ
型の高周波入力整合回路２０５のインダクタ２０３に、
キャパシタ１００１を直列に付加したものである。図８
においてインダクタンスがＬ３のインダクタ２０３のイ
ンピーダンスはｊωＬ３（式１１）である。

【００５５】一方、図１０において、インダクタンスが
Ｌ３’のインダクタ２０３にキャパシタンスＣ４のキャ
パシタ１００１を直列に付加した場合のインダクタ２０
３とキャパシタ１００１の直列インピーダンスはｊωＬ３’＋１／ｊωＣ４（式１２）である。

【００５６】ここで、式１１のインピーダンスと式１０
のインピーダンスが等しくなるとすると、Ｌ３’＝Ｌ３＋１／ω²Ｃ４（式１３）となる。式１３は、インダクタ２０３にキャパシタ１０
０１を直列に付加したことによって、直列インピーダン
スを、キャパシタ１００１の付加前のインダクタ２０３
のインピーダンスと同一に保ったまま、インダクタ２０
３のインダクタンスを大きくできるということを示して
いる。

【００５７】ここで、図９に示すようにインダクタ２０
３に直列に、キャパシタンスが例えば１２．７ｐＦのキ
ャパシタ１００１を付加し、キャパシタ１００１付加後
の直列インピーダンスが、インダクタンスＬ３＝２ｎＨ
の単独のインダクタのインピーダンスと等しくなるよう
にするには、インダクタ２０３のインダクタンスＬ３’
は４ｎＨとなる。

【００５８】図１０のスミスチャート１０００上のＭ点
１００２は、上記のようにキャパシタ１００１のキャパ
シタンスＣ４を例えば１２．７ｐＦに、また、インダク
タ２０３のインダクタンスＬ３’を例えば４ｎＨにした
場合の、図１０の入力端子１０４から見た高周波入力整
合回路１０５側のインピーダンスを示したものである。
図１０のＭ点１００２と図８のＭ点８０２はスミスチャ
ート１０００，８００上でともに同じ位置にあるので、
同一のインピーダンスであることを示す。即ち、図８に
示した高周波入力整合回路１０５のインダクタ２０３に
直列に、キャパシタ１００１を付加することにより、入
力端子１０４から見た入力インピーダンスを変化させる
ことなく、インダクタ２０３のインダクタンスを、２ｎ
Ｈから、４ｎＨへと大きくすることができる。

【００５９】このことは, キャパシタ１００１を付加し
たことにより、インダクタ２０３の実効リアクタンスが
小さくなり、インダクタンス値Ｌ３’の大きなインダク
タ２０３を使用できることを示している。従って、高周
波帯域でもチップ外部で損失の小さい部品を用いてイン
ダクタ２０３を形成できるようなインダクタンス値Ｌ
３’を使用することができ、また、インダクタンスＬ
３’のばらつきによる高周波回路の特性の変動を低減し
た高周波入力整合回路装置を得ることができる。

【００６０】また、本実施例において、インダクタ２０
３をグランド側に接続し、キャパシタ１００１を入力端
子１０４側に接続して、直列に接続する例を説明した
が、インダクタ２０３とキャパシタ１００１の接続は逆
でも、効果は同一である。次に、本発明の高周波出力整
合回路装置について以下に説明する。本発明の第５実施
例について、図１１、図１２、図１３を用いて説明す
る。図１１は、ＦＥＴ１１０１からなる高周波回路の出
力端子１１０２に５０Ωの抵抗１１０３を接続した場合
の、出力端子１１０２からＦＥＴ１１０１側の出力イン
ピーダンスをスミスチャート１１００上に示したもので
ある。スミスチャート１１００上のＭ点１１０４は、周
波数１ＧＨｚの場合のＦＥＴ１１０１の出力インピーダ
ンスを示したものである。ＦＥＴ１１０１の複素出力イ
ンピーダンスは、実数部３Ω、虚数部−５Ωである。

【００６１】図１２は、図１１に示した高周波回路の出
力端子１１０２とＦＥＴ１１０１のドレインの間に、ロ
ーパスフィルタ型の高周波出力整合回路１２０３を付加
したものである。高周波出力整合回路１２０３におい
て、インダクタ１２０１のインダクタンスＬ５を例えば
２．７ｎＨとし、またキャパシタ１２０２のキャパシタ
ンスＣ５を例えば１２．５ｐＦとした。これにより、出
力端子１１０２から見た高周波出力整合回路１２０３側
の出力インピーダンスは、スミスチャート１２００上の
Ｍ点１２０４の示す位置（インピーダンスが５０Ω）に
移動する。即ち、ＦＥＴ１１０１に高周波出力整合回路
１２０３を付加することによって、出力インピーダンス
を５０Ωに整合することができる。

【００６２】図１３は、図１２に示したローパスフィル
タ型の高周波出力整合回路１２０３のインダクタ１２０
１に、キャパシタ１３０１を並列に付加したものであ
る。ここで、図１３に示すようにインダクタ１２０１に
並列に、キャパシタンスが例えば９．３ｐＦのキャパシ
タ６０１を付加し、キャパシタ６０１付加後の並列イン
ピーダンスが、インダクタンスＬ５＝２．７ｎＨの単独
のインダクタのインピーダンスと等しくなるようするに
は、インダクタ１２０１のインダクタンスＬ５’は１．
３５ｎＨとなる。

【００６３】図１３のスミスチャート１３００上のＭ点
１３０２は、上記のようにキャパシタ１３０１のキャパ
シタンスＣ６を９．３ｐＦに、また、インダクタ１２０
１のインダクタンスＬ５’を１．３５ｎＨにした場合
の、図１３の出力端子１１０２から見た高周波出力整合
回路１２０３側のインピーダンスを示したものである。
図１３のＭ点１３０２と図１２のＭ点１２０４はスミス
チャート１３００，１２００上でともに同じ位置にある
ので、同一のインピーダンスであることを示す。即ち、
図１２に示した高周波出力整合回路１２０３のインダク
タ１２０１に並列に、キャパシタ１３０１を付加するこ
とにより、出力端子１１０２から見た出力インピーダン
スを変化させることなく、インダクタ１２０１のインダ
クタンスを、２．７ｎＨから、１．３５ｎＨへと小さく
することができる。

【００６４】このことは、キャパシタ１３０１を付加し
たことにより、インダクタの実効リアクタンスが大きく
なり、値の小さなインダクタ１２０１を使用できること
を示している。従って、短い長さのインダクタ１２０１
を使用できるので、インダクタ１２０１の損失を低減し
た高周波出力整合回路装置を得ることができる。次に、
本発明の第６実施例について、図１４を用いて説明す
る。

【００６５】図１４は、図１２に示したローパスフィル
タ型の高周波出力整合回路１２０３のキャパシタ１２０
２に、インダクタ１４０１を直列に付加したものであ
る。ここで、図１４に示すようにキャパシタ１２０２に
直列に、インダクタンスが２ｎＨのインダクタ１４０１
を付加し、インダクタ１４０１付加後の直列インピーダ
ンスが、キャパシタンスＣ５＝１２．５ｐＦの単独のキ
ャパシタのインピーダンスと等しくなるようにするに
は、キャパシタ１２０２のキャパシタンスＣ５’は６．
２５ｐＦとなる。

【００６６】図１４のスミスチャート１４００上のＭ点
１４０２は、上記のようにインダクタ１４０１のインダ
クタンスＬ６を２ｎＨに、また、キャパシタ１２０２の
キャパシタンスＣ５’を６．２５ｐＦにした場合の、図
１４の出力端子１１０２から見た高周波出力整合回路１
２０３側のインピーダンスを示したものである。図１４
のＭ点１４０２と図１２のＭ点１２０４はスミスチャー
ト１４００，１２００上でともに同じ位置にあるので、
同一のインピーダンスであることを示す。即ち、図１２
に示した高周波出力整合回路１２０３のキャパシタ１２
０２に直列に、インダクタ１４０１を付加することによ
り、出力端子１２０３から見た出力インピーダンスを変
化させることなく、キャパシタ１２０２のキャパシタン
スを、１２．５ｐＦから、６．２５ｐＦへと小さくする
ことができる。

【００６７】これにより、インダクタ１４０１を付加し
たことにより、キャパシタ１２０２の実効リアクタンス
が大きくなり、値の小さなキャパシタ１２０２を使用で
きるので、キャパシタ１２０２の面積を低減した高周波
出力整合回路装置を得ることができる。また、本実施例
において、キャパシタ１２０２を出力端子１１０２側に
接続し、インダクタ１４０１をグランド側に接続して、
直列に接続する例を説明したが、キャパシタ１２０２と
インダクタ１４０１の接続は逆でも、効果は同一であ
る。

【００６８】次に本発明の第７実施例を、図１５、図１
６を用いて説明する。図１５は、図１１に示した高周波
回路の出力端子１１０２とＦＥＴ１１０１のドレインの
間に、ハイパスフィルタ型の高周波出力整合回路１５０
３を付加したものである。高周波出力整合回路１５０３
において、キャパシタ１５０１のキャパシタンスＣ７を
例えば２３ｐＦとし、またインダクタ１５０２のインダ
クタンスＬ７を例えば２ｎＨとした。これにより、出力
端子１１０２から見た高周波出力整合回路１５０３側の
出力インピーダンスは、スミスチャート１５００上のＭ
点１５０４の示す位置（インピーダンスが５０Ω）に移
動する。即ち、ＦＥＴ１１０１に高周波出力整合回路１
５０３を付加することによって、出力インピーダンスを
５０Ωに整合することができる。

【００６９】図１６は、図１５に示したハイパスフィル
タ型の高周波出力整合回路１５０３のキャパシタ１５０
１に、インダクタ１６０１を並列に付加したものであ
る。ここで、図１６に示すようにキャパシタ１５０１に
並列に，例えばインダクタンス１．１ｎＨのインダクタ
１６０１を付加し、インダクタ１６０１付加後の並列イ
ンピーダンスが、キャパシタンスＣ７＝２３ｐＦの単独
のキャパシタのインピーダンスと等しくなるようにする
には、キャパシタ１５０１のキャパシタンスＣ７’は４
６ｐＦとなる。

【００７０】図１６のスミスチャート１６００上のＭ点
１６０２は、上記のようにインダクタ１６０１のインダ
クタンスＬ８を１．１ｎＨに、また、キャパシタ１５０
１のキャパシタンスＣ７’を４６ｐＦにした場合の、図
１６の出力端子１１０２から見た高周波出力整合回路１
５０３側のインピーダンスを示したものである。図１６
のＭ点1 6 ０２と図１５のＭ点１５０４はスミスチャー
ト１６００，１５００上でともに同じ位置にあるので、
同一のインピーダンスであることを示す。即ち、図１５
に示した高周波出力整合回路１５０３のキャパシタ１５
０１に並列に、インダクタ１６０１を付加することによ
り、出力端子１５０３から見た出力インピーダンスを変
化させることなく、キャパシタ１５０１のキャパシタン
スを、２３ｐＦから、４６ｐＦへと大きくすることがで
きる。

【００７１】これにより、インダクタを付加したことに
より、キャパシタ１５０１の実効リアクタンスが小さく
なり、値の大きなキャパシタ１５０１を使用できるの
で、キャパシタンスＣ７のばらつきによる高周波回路の
特性の変動を低減した高周波出力整合回路装置を得るこ
とができる。次に、本発明の第８実施例を、図１７を用
いて説明する。

【００７２】図１７は、図１５に示したハイパスフィル
タ型の高周波出力整合回路１５０３のインダクタ１５０
２に、キャパシタ１７０１を直列に付加したものであ
る。ここで、図１７に示すようにインダクタ１５０２に
直列に、キャパシタンスが１２．７ｐＦのキャパシタ１
７０１を付加し、キャパシタ１７０１付加後の直列イン
ピーダンスが、インダクタンスＬ７＝２ｎＨの単独のイ
ンダクタのインピーダンスと等しくなるようにするに
は、インダクタ１５０２のインダクタンスＬ７’は４ｎ
Ｈとなる。

【００７３】図１７のスミスチャート１７００上のＭ点
１７０２は、上記のようにキャパシタ１７０１のキャパ
シタンスＣ８を例えば１２．７ｐＦに、また、インダク
タ１５０２のインダクタンスＬ７’を例えば４ｎＨにし
た場合の、図１７の出力端子１１０２から見た高周波出
力整合回路１５０３側のインピーダンスを示したもので
ある。図１７のＭ点１７０２と図１５のＭ点１５０４は
スミスチャート１７００，１５００上でともに同じ位置
にあるので、同一のインピーダンスであることを示す。
即ち、図１５に示した高周波出力整合回路１５０３のイ
ンダクタ１５０２に直列に、キャパシタ１７０１を付加
することにより、出力端子１１０２から見た出力インピ
ーダンスを変化させることなく、インダクタ１５０２の
インダクタンスを、２ｎＨから、４ｎＨへと大きくする
ことができる。

【００７４】これにより, キャパシタ１７０１を付加し
たことにより、インダクタ１５０２の実効リアクタンス
が小さくなり、インダクタンス値Ｌ７の大きなインダク
タ１５０２を使用できる。このため、高周波帯域でもチ
ップ外部でインダクタ１５０２を形成できるようなイン
ダクタンス値Ｌ７を使用することができ、また、インダ
クタンスＬ７のばらつきによる高周波回路の特性の変動
を低減した高周波出力整合回路装置を得ることができ
る。

【００７５】また、本実施例において、インダクタ１５
０２をグランド側に接続し、キャパシタ１７０１を出力
端子１１０２側に接続して、直列に接続する例を説明し
たが、インダクタ１５０２とキャパシタ１７０１の接続
は逆でも、効果は同一である。次に、本発明の第９実施
例を、図１８、１９を用いて説明する。図１８は、従来
のＬＰＦ型高周波入力整合回路及びＬＰＦ型高周波出力
整合回路を搭載した半導体集積回路の例を示す図であ
る。また、図１９は、本発明のＬＰＦ型高周波入力整合
回路及びＬＰＦ型高周波出力整合回路を搭載した半導体
集積回路の例を示す図である。図１８の従来のＬＰＦ型
高周波入力整合回路及びＬＰＦ型高周波出力整合回路を
搭載した半導体集積回路は、主に、ＦＥＴ１０１及び、
入力端子１０４、インダクタ１０２とキャパシタ１０３
よりなる入力整合回路及び、インダクタ１２０１、キャ
パシタ１２０２と出力端子１１０２よりなる出力整合回
路及び、バイアス電圧回路１８０１、接続端子１８０
２、１８０３、１８０４より構成される。入力整合回路
を構成するインダクタ１０２とキャパシタ１０３は、図
５に示した高周波入力整合回路１０５を構成するインダ
クタ１０２を、スパイラルインダクタを用いて、又、キ
ャパシタ１０３をＭＩＭ（メタル・インシュレータ・メ
タル）キャパシタ等のキャパシタを用いてＭＭＩＣ上に
構成したものである。また、出力整合回路を構成するイ
ンダクタ１２０１とキャパシタ１０３は、図１２に示し
た高周波出力整合回路１２０３を構成するインダクタ１
２０１を、スパイラルインダクタを用いて、又、キャパ
シタ１２０２をＭＩＭキャパシタ等のキャパシタを用い
てＭＭＩＣ上に構成したものである。

【００７６】図１９に示す本発明のＬＰＦ型高周波入力
整合回路及びＬＰＦ型高周波出力整合回路を搭載した半
導体集積回路は、図１８に示した半導体集積回路の入力
整合回路のインダクタ１０２に、キャパシタ６０１を並
列に付加し、また、出力整合回路のインダクタ１２０１
に、キャパシタ１３０１を並列に付加したものである。
図１９の入力整合回路は、図６の入力整合回路１０５
を、また、図１９の出力整合回路は図１３の出力整合回
路１２０３をそれぞれＭＭＩＣ上に構成したものであ
る。

【００７７】このように、インダクタ１０２に、キャパ
シタ６０１を並列に、またインダクタ１２０１に、キャ
パシタ１３０１を並列に付加することにより、入力整合
回路の入力端子１０４から見た入力インピーダンス及
び、出力整合回路の出力端子１１０２から見た入力イン
ピーダンスを変えずに、インダクタ１０２及びインダク
タ１２０１のサイズを小さくすることができる。

【００７８】次に、本発明の第１０実施例を、図２０を
用いて説明する。図２０は、本発明のＬＰＦ型高周波入
力整合回路及びＬＰＦ型高周波出力整合回路を搭載した
半導体集積回路の例を示す図である。図２０に示す本発
明のＬＰＦ型高周波入力整合回路及びＬＰＦ型高周波出
力整合回路を搭載した半導体集積回路は、図１８に示し
た半導体集積回路の入力整合回路のキャパシタ１０３
に、インダクタ７０１を直列に付加し、また、出力整合
回路のキャパシタ１２０２に、インダクタ１４０１を直
列に付加したものである。図２０の入力整合回路は、図
７の入力整合回路１０５を、また、図１９の出力整合回
路は図１４の出力整合回路１２０３をそれぞれＭＭＩＣ
上に構成したものである。

【００７９】このように、キャパシタ１０３に、インダ
クタ７０１を直列に、またキャパシタ１２０２に、イン
ダクタ１４０１を直列に付加することにより、入力整合
回路の入力端子１０４から見た入力インピーダンス及
び、出力整合回路の出力端子１１０２から見た入力イン
ピーダンスを変えずに、キャパシタ１０３及びキャパシ
タ１２０２のサイズを小さくすることができる。

【００８０】また、インダクタ７０１及び１４０１をＭ
ＭＩＣ外部に配置することにより、ＭＭＩＣのチップ面
積を縮小することができる。このためには、インダクタ
７０１及び１４０１を接続する端子をＭＭＩＣに設けて
おけば良い。次に、本発明の第１１実施例を、図２１を
用いて説明する。図２１は、本発明の高周波入力整合回
路の実施例を示したものであり、図５に示したローパス
フィルタ型の高周波入力整合回路１０５のインダクタ１
０２に、キャパシタ６０１を並列にまた、キャパシタ１
０３に、インダクタ７０１を直列に付加したものであ
る。

【００８１】インダクタ１０２にキャパシタ６０１を並
列に付加することにより、図６で示したのと同様にイン
ダクタ１０２の実効リアクタンスが大きくなり、インダ
クタンスの小さなインダクタ１０２を使用でき、又、キ
ャパシタ１０３にインダクタ７０１を直列に付加したこ
とにより、図７で示したのと同様にキャパシタ１０３の
実効リアクタンスが大きくなり、キャパシタンスの小さ
なキャパシタ１０３を使用できる。これにより、短い長
さのインダクタ１０２を使用できるので、付加されたキ
ャパシタ６０１が無い場合と同等のインピーダンス変換
を行えると同時にインダクタ１０２の損失を低減し、ま
た、キャパシタ１０３の面積を低減した高周波入力整合
回路装置を得ることができる。

【００８２】次に、本発明の第１２実施例を、図２２を
用いて説明する。図２２は、本発明の高周波入力整合回
路の実施例を示したものであり、図８に示したハイパス
フィルタ型の高周波入力整合回路２０５のキャパシタ２
０２に、インダクタ９０１を並列に付加しまた、図８に
示したハイパスフィルタ型の高周波入力整合回路２０５
のインダクタ２０３に、キャパシタ１００１を直列に付
加したものである。

【００８３】キャパシタ２０２にインダクタ９０１を並
列に付加したことにより、図９で示したのと同様にキャ
パシタ２０２の実効リアクタンスが小さくなり、値の大
きなキャパシタ２０２を使用でき、また、インダクタ２
０３にキャパシタ１００１を直列に付加したことによ
り、図１０で示したのと同様にインダクタ２０３の実効
リアクタンスが小さくなり、値の大きなインダクタ２０
３を使用できる。これにより、キャパシタ２０２のばら
つきによる高周波回路の特性の変動を低減し、また、高
周波帯域でもチップ外部でインダクタ２０３を形成でき
るようなインダクタンス値を使用することができ、イン
ダクタ２０３のばらつきによる高周波回路の特性の変動
を低減した高周波入力整合回路装置を得ることができ
る。

【００８４】次に、本発明の第１３実施例を、図２３を
用いて説明する。図２３は、本発明の高周波出力整合回
路の実施例を示したものであり、図１２に示したローパ
スフィルタ型の高周波出力整合回路１２０３のインダク
タ１２０１に、キャパシタ１３０１を並列に付加しま
た、図１２に示したローパスフィルタ型の高周波出力整
合回路１２０３のキャパシタ１２０２に、インダクタ１
４０１を直列に付加したものである。

【００８５】インダクタ１２０１にキャパシタ１３０１
を付加したことにより、図１３で示したのと同様にイン
ダクタ１２０１の実効リアクタンスが大きくなり、値の
小さなインダクタ１２０１を使用でき、また、キャパシ
タ１２０２にインダクタ１４０１を付加したことによ
り、図１４で示したのと同様にキャパシタ１２０２の実
効リアクタンスが大きくなり、値の小さなキャパシタ１
２０２を使用できる。これにより、短い長さのインダク
タ１２０１を使用できるので、インダクタ１２０１の損
失を低減し、また、キャパシタ１２０２の面積を低減し
た高周波出力整合回路装置を得ることができる。

【００８６】次に、本発明の第１４実施例を、図２４を
用いて説明する。図２４は、本発明の高周波出力整合回
路の実施例を示したものであり、図１５に示したハイパ
スフィルタ型の高周波出力整合回路１５０３のキャパシ
タ１５０１に、キャパシタ１５０１にを並列に付加しま
た、図１５に示したハイパスフィルタ型の高周波出力整
合回路１５０３のインダクタ１５０２に、キャパシタ１
７０１を直列に付加したものである。

【００８７】キャパシタ１５０１にキャパシタ１５０１
を付加したことにより、図１６で示したのと同様にキャ
パシタ１５０１の実効リアクタンスが小さくなり、値の
大きなキャパシタ１５０１を使用でき、また、インダク
タ１５０２にキャパシタ１７０１を付加したことによ
り、図１７で示したのと同様にインダクタ１５０２の実
効リアクタンスが小さくなり、値の大きなインダクタ１
５０２を使用できる。これにより、キャパシタ１５０１
のばらつきによる高周波回路の特性の変動を低減し、高
周波帯域でもチップ外部でインダクタ１５０２を形成で
きるようなインダクタンス値を使用することができ、イ
ンダクタ１５０２のばらつきによる高周波回路の特性の
変動を低減した高周波出力整合回路装置を得ることがで
きる。

【００８８】

【発明の効果】以上詳細に説明したように、本発明によ
れば、トランジスタの入力端あるいは出力端に一端が接
続されたインダクタと、前記インダクタの他端と接地間
に接続された第１のキャパシタを含む高周波入力整合回
路あるいは高周波出力整合回路において、前記インダク
タに並列に、第２のキャパシタを付加したことにより、
インダクタの実効リアクタンスが大きくなり、値の小さ
なインダクタを使用できる。これにより、短い長さのイ
ンダクタを使用できるので、インダクタの損失を低減し
た高周波入力整合回路装置あるいは高周波出力整合回路
装置を得ることができるという効果がある。

【００８９】また、本発明によれば、トランジスタの入
力端あるいは出力端に一端が接続された第１のインダク
タと、前記第１のインダクタの他端と接地間に接続され
たキャパシタよりなる高周波入力整合回路あるいは高周
波出力整合回路において、前記キャパシタに直列に、第
２のインダクタを付加したことにより、キャパシタの実
効リアクタンスが大きくなり、値の小さなキャパシタを
使用できるので、キャパシタの面積を低減した高周波入
力整合回路装置あるいは高周波出力整合回路装置を得る
ことができるという効果がある。

【００９０】更に、本発明によれば、トランジスタの入
力端あるいは出力端に一端が接続されたキャパシタと、
前記キャパシタの他端と接地間に接続された第１のイン
ダクタよりなる高周波入力整合回路あるいは高周波出力
整合回路において、前記キャパシタに並列に、第２のイ
ンダクタを付加したことにより、キャパシタの実効リア
クタンスが小さくなり、値の大きなキャパシタを使用で
きるので、キャパシタのばらつきによる高周波回路の特
性の変動を低減した高周波入力整合回路装置あるいは高
周波出力整合回路装置を得ることができるという効果が
ある。

【００９１】更に、本発明によれば、トランジスタの入
力端あるいは出力端に一端が接続された第１のキャパシ
タと、前記キャパシタの他端と接地間に接続されたイン
ダクタよりなる高周波入力整合回路あるいは高周波出力
整合回路において、前記インダクタに直列に、第２のキ
ャパシタを付加したことにより、インダクタの実効リア
クタンスが小さくなり、値の大きなインダクタを使用で
きる。このため、高周波帯域でもチップ外部でインダク
タを形成できるようなインダクタンス値を使用すること
ができ、また、インダクタのばらつきによる高周波回路
の特性の変動を低減した、高周波入力整合回路装置及び
高周波出力整合回路装置を得ることができるという効果
がある。

【００９２】また、本発明によれば、上記高周波入力整
合回路装置あるいは高周波出力整合回路装置を半導体集
積回路上に構成できる。

【図面の簡単な説明】

【図１】従来技術のローパスフィルタ（ＬＰＦ）型高周
波入力整合回路を示す図である。

【図２】従来技術のハイパスフィルタ（ＨＰＦ）型高周
波入力整合回路を示す図である。

【図３】インダクタの簡略化した等価回路を示す図であ
る。

【図４】ＦＥＴの入力インピーダンスを示す図である。

【図５】ＬＰＦ型高周波入力整合回路を付加した場合を
示す図である。

【図６】ＬＰＦ型高周波入力整合回路でインダクタに並
列にキャパシタを付加した場合を示す図である。

【図７】ＬＰＦ型高周波入力整合回路でキャパシタに直
列にインダクタを付加した場合を示す図である。

【図８】ＨＰＦ型高周波入力整合回路を付加した場合を
示す図である。

【図９】ＨＰＦ型高周波入力整合回路でキャパシタに並
列にインダクタを付加した場合を示す図である。

【図１０】ＨＰＦ型高周波入力整合回路でインダクタに
直列にキャパシタを付加した場合を示す図である。

【図１１】ＦＥＴの出力インピーダンスを示す図であ
る。

【図１２】ＬＰＦ型高周波出力整合回路を付加した場合
を示す図である。

【図１３】ＬＰＦ型高周波出力整合回路でインダクタに
並列にキャパシタを付加した場合を示す図である。

【図１４】ＬＰＦ型高周波出力整合回路でキャパシタに
直列にインダクタを付加した場合を示す図である。

【図１５】ＨＰＦ型高周波出力整合回路を付加した場合
を示す図である。

【図１６】ＨＰＦ型高周波出力整合回路でキャパシタに
並列にインダクタを付加した場合を示す図である。

【図１７】ＨＰＦ型高周波出力整合回路でインダクタに
直列にキャパシタを付加した場合を示す図である。

【図１８】従来のＬＰＦ型高周波入力整合回路及びＬＰ
Ｆ型高周波出力整合回路を搭載した半導体集積回路の例
を示す図である。

【図１９】本発明のＬＰＦ型高周波入力整合回路及びＬ
ＰＦ型高周波出力整合回路を搭載した半導体集積回路の
例を示す図である。

【図２０】本発明のＬＰＦ型高周波入力整合回路及びＬ
ＰＦ型高周波出力整合回路を搭載した半導体集積回路の
例を示す図である。

【図２１】本発明のＬＰＦ型高周波入力整合回路を示す
図である。

【図２２】本発明のＨＰＦ型高周波入力整合回路を示す
図である。

【図２３】本発明のＬＰＦ型高周波出力整合回路を示す
図である。

【図２４】本発明のＨＰＦ型高周波出力整合回路を示す
図である。

【符号の説明】

１０１ＦＥＴ１０４入力端子１０５高周波入力整合回路２０５高周波入力整合回路６０１キャパシタ７０１インダクタ９０１インダクタ１００１キャパシタ１２０３高周波出力整合回路１５０３高周波出力整合回路

Claims

【特許請求の範囲】

【請求項１】トランジスタの入力端に一端が接続された
インダクタと、前記インダクタの他端と接地間に接続さ
れた第１のキャパシタを含む高周波入力整合回路におい
て、前記インダクタに並列に、第２のキャパシタを付加した
ことを特徴とする高周波入力整合回路装置。
【請求項２】トランジスタの入力端に一端が接続された
第１のインダクタと、前記第１のインダクタの他端と接
地間に接続されたキャパシタを含む高周波入力整合回路
において、前記キャパシタに直列に、第２のインダクタを付加した
ことを特徴とする高周波入力整合回路装置。
【請求項３】トランジスタの入力端に一端が接続された
キャパシタと、前記キャパシタの他端と接地間に接続さ
れた第１のインダクタを含む高周波入力整合回路におい
て、前記キャパシタに並列に、第２のインダクタを付加した
ことを特徴とする高周波入力整合回路装置。
【請求項４】トランジスタの入力端に一端が接続された
第１のキャパシタと、前記第１のキャパシタの他端と接
地間に接続されたインダクタを含む高周波入力整合回路
において、前記インダクタに直列に、第２のキャパシタを付加した
ことを特徴とする高周波入力整合回路装置。
【請求項５】トランジスタの入力端に一端が接続された
第１のインダクタと、前記第１のインダクタの他端と接
地間に接続された第１のキャパシタを含む高周波入力整
合回路において、前記第１のインダクタに並列に、第２のキャパシタを付
加し前記第１のキャパシタに直列に、第２のインダクタ
を付加したことを特徴とする高周波入力整合回路装置。
【請求項６】トランジスタの入力端に一端が接続された
第１のキャパシタと、前記第１のキャパシタの他端と接
地間に接続された第１のインダクタを含む高周波入力整
合回路において、前記第１のキャパシタに並列に、第２のインダクタを付
加し、前記第１のインダクタに直列に、第２のキャパシタを付
加したことを特徴とする高周波入力整合回路装置。
【請求項７】トランジスタの出力端に一端が接続された
インダクタと、前記インダクタの他端と接地間に接続さ
れた第１のキャパシタを含む高周波出力整合回路におい
て、前記インダクタに並列に、第２のキャパシタを付加した
ことを特徴とする高周波出力整合回路装置。
【請求項８】トランジスタの出力端に一端が接続された
第１のインダクタと、前記第１のインダクタの他端と接
地間に接続されたキャパシタを含む高周波出力整合回路
において、前記キャパシタに直列に、第２のインダクタを付加した
ことを特徴とする高周波出力整合回路装置。
【請求項９】トランジスタの入力端に一端が接続された
キャパシタと、前記キャパシタの他端と接地間に接続さ
れた第１のインダクタを含む高周波出力整合回路におい
て、前記キャパシタに並列に、第２のインダクタを付加した
ことを特徴とする高周波出力整合回路装置。
【請求項１０】トランジスタの出力端に一端が接続され
た第１のキャパシタと、前記第１キャパシタの他端と接
地間に接続されたインダクタを含む高周波出力整合回路
において、前記インダクタに直列に、第２のキャパシタを付加した
ことを特徴とする高周波出力整合回路装置。
【請求項１１】トランジスタの出力端に一端が接続され
た第１のインダクタと、前記第１のインダクタの他端と
接地間に接続された第１のキャパシタを含む高周波出力
整合回路において、前記第１のインダクタに並列に、第２のキャパシタを付
加し、前記第１のキャパシタに直列に、第２のインダクタを付
加したことを特徴とする高周波出力整合回路装置。
【請求項１２】トランジスタの入力端に一端が接続され
た第１のキャパシタと、前記第１のキャパシタの他端と
接地間に接続された第１のインダクタを含む高周波出力
整合回路において、前記第１のキャパシタに並列に、第２のインダクタを付
加し、前記第１のインダクタに直列に、第２のキャパシタを付
加したことを特徴とする高周波出力整合回路装置。
【請求項１３】請求項１乃至６のいずれか一項記載の高
周波入力整合回路装置と、請求項７乃至１２のいずれか
一項記載の高周波出力整合回路装置の少なくとも一方を
含むことを特徴とする、半導体集積回路。