JPS6364088B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、データ入出力をもつたプログラム可
能な集積回路に関する。

主として、単一装置を使つて技術者の種々の要
請を充たすことのできる融通性を有することによ
つて、プログラム可能な論理装置は自動化された
データ処理関係の産業に広い応用性を持つてい
る。これは、技術者がヒユーズを切ることによつ
てあるデータパスを絶縁し、選択されたデータパ
スを作動可能のまま残すことでプログラム可能な
データパス構成を使うことによつて達成される。

このような装置の広い多様性によつてこれらの
設計における変化及び種々の要求に対する応用が
可能である。しかしながら、これはの装置は単一
の論理オペレーシヨン回路を単一の回路に接続さ
れる多数のデータパスによつて使用するという共
通した特徴を有する。プログラムを作る技術者
は、彼の応用例での必要に応じ装置に対するデー
タパス出力又は入力を選択し計画的にヒユーズを
切る又は装置をプログラムするので適正なデータ
パスが選択されるようになる。これ以上の背景的
な研究の為には、1980年発刊のエレクトロニツ
ク・エンジニアリング・ジヤーナル誌37頁掲載の
T.ラーソン及びC.ドーイングによる「フイール
ド・プログラム可能論理装置」と表題のついた論
文を参照してもらいたい。

現在では様々な装置が使用可能であるが、技術
者はまだ彼の特定な必要性に応じてバツフア、レ
ジスタ又はラツチ回路とつた適当な入力及び出力
構造を持つプログラム可能な装置を選択する必要
がある。更に、プログラム可能装置の内部のデー
タパスを選択することによつてのみ、技術者は論
理機能が適正に実行されるようにデータを方向づ
けることができる。

データパスを選択する他のプログラミング法
は、フユーズを切ることによつて、入力信号の条
件を永久的に高電位又は低電位状態に決定する、
データ入力プログラミングである。このタイプの
プログラミング選択の例は、テキサスインスツル
メンツ社が1981年に発行したTTLデータブツク
追補版の316頁に示されている。その頁の回路の
１０及び１１において又１４，１５及び１６で示
される接続は、排他的論理和として働いていて、
論理和ゲートのオペレーシヨンを変更する為にプ
ログラム後は、高電位状態又は低電位状態のいず
れかで作動するよう選択可能な１つの入力を有し
ている。しかしながら論理和ゲート回路は影響を
受けない。実際のデータはこの選択でプログラム
され、故に、この技術の応用は、わずかな入力、
通常は２つの入力を有するこのような装置に限ら
れている。

第２の欠点は、装置のプログラム後において全
部を使用するわけではないにもかかわらず、非常
に多数のデータパスを回路に提供する必要性があ
ることである。その結果、チツプの多くの表面領
域が装置上の使用されないデータ線の為にさかれ
ている。

従つて本発明の目的は、使用者によつて選択可
能な構造を持つプログラム可能論理装置を提供す
ることである。

さらに、本発明の目的は、装置の論理動作機能
がプログラムされた単一のデータパスを有するプ
ログラム可能論理装置を提供することである。

本発明に従えば、少くとも１つのデータ入力及
び少くとも１つのデータ出力を持つ集積回路が開
示される。この集積回路は、入力と出力の間に接
続され、これらの間に所定のデータパスを作りだ
し、複数の論理オペレーシヨンのうちの選択され
た論理オペレーシヨンを実行する機能を持つ変更
可能な論理回路網、及びこの論理回路網に動作的
に接続され複数の論理オペレーシヨンから特定の
論理オペレーシヨンを永続的に選択する回路を有
している。

複数の論理オペレーシヨンは、クロツク信号に
応答してデータをレジスタし、データ信号をバツ
フアし、作動信号に応答してデータをラツチする
ことを含む。

更に、所定の論理回路がプログラムされた時に
複数のデータパスの内の選択されたデータパスか
らデータを受けとり、複数のデータパスの内の選
択されたデータパスにデータを転送することがで
きることを含む所定の論理オペレーシヨンを持つ
追加の論理回路にこの回路は接続することもでき
る。

他の実施例では、複数の論理オペレーシヨンは
更に機能的スイツチ回路を有している。この構成
では、AND、OR、NAND又はこの他の機能的
スイツチ回路のオペレーシヨンを複数のオペレー
シヨンの中から選択することもできる。

所定の論理オペレーシヨン及び複数のデータパ
スと本発明との組合せは、プログラム可能な構造
を有するプログラム可能論理配列を構成する。

更に、所定のデータパス及び選択可能な論理オ
ペレーシヨンを有する集積回路を、所定の論理オ
ペレーシヨンと複数のデータパスとに組み合わせ
たものは、プログラム可能な構造を有するゲート
アレイとなる。

この他の本発明の目的及び特徴は、添付特許請
求の範囲及び添付図面をいつしよに関連づけて以
下の詳細な説明を読むことによつて容易により理
解できることと思う。

以下、図を参照しながら特定の実施例に関し、
本発明を詳細に説明する。

第１図は、本発明による回路を示す概略図であ
つてこ回路が集積回路チツプ上に構成される態様
を示す。この回路は、フユーズ１９がそのまま存
在する時は、レジスタとして働く。データ信号
は、接続１０から入力され、この回路の区分線１
５以下に示す部分にレジスタされる。さらに、出
力１１及び１２は次の論理装置への接続を提供し
ている。接続１１は信号出力を提供し、接続１２
は相補信号出力を提供している。レジスタ出力線
１６は、区分線１５より上に示すバツフア回路に
接線されるので、１０における信号入力は一時的
に記憶され、その後、１３からのクロツク信号入
力に従つてバツフア回路に送られる。故に、フユ
ーズ１９をそのままにした場合、第１図で示す回
路は、従来のレジスタとして動作する。

第１図の回路がバツフア回路としてプログラム
される時、一連の工程を行つて、フユーズ１９を
切りその結果、区分線１５より下の回路のレジス
タ部分をバツフア回路から絶縁する。これはま
ず、通常、動作電圧の２倍のオーダの高いVccを
電源電圧として与え、次に１０よりプログラミン
グ電圧信号を与え、１４で接続するシンク回路が
プログラミング電圧によつてオンとなる。この結
果、フユーズ１９の電気的導電性が破壊され、ト
ランジスタ１７及び１８はオフの状態のままに固
定され、これによつてバツフア回路がバツフアと
して動作するようになる。

第２図において、集積回路チツプ上に構成され
た回路の概略図が示される。予めプログラムされ
た状態では、フユーズ２９がそのままであり、第
２図の回路はラツチ回路として働く。２０におけ
るデータ信号入力は、２３からの作動信号で作動
される時はラツチされ、区分線２５より上のバツ
フア回路内に保持され、装置内の次の動作関係の
為の出力を２１に与え、及び相補的出力を２２に
与えている。バツフア回路として作動するように
プログラムされる時、Vcc電力供給電圧は、通常
の動作電圧のほぼ２倍まで増加される。２０での
信号は、２倍の高圧信号又は通常信号の２倍信号
であつて２４で接続するシンク回路は、プログラ
ミング電圧でオンになる。この結果、フユーズ２
９を通つて充分な電流が流れ、これ以降の電気的
な導電は不可能となる。回路作業トランジスタ２
１０のベースが接地されているので、トランジス
タ２１０はオフのままで、２３から入力されるラ
ツチを行わせる信号は、回路に何の影響も与えな
い。区分線２５より下のラツチ回路がシステムの
オペレーシヨンから電気的にとり除かれる時、ト
ランジスタ２７及び２８は、区分線２５より上の
バツフア回路に障害を与えることなくフロートの
状態になることができる。この結果、回路のオペ
レーシヨンはバツフアとなる。

第２図の２０におけるデータパス入力及び２１
及び２２における出力は、実質上は同じままであ
つて、データを直接転送し又は一時的に記憶し、
又は転送し且つ一時的に記憶することに関するデ
ータに対する回路のオペレーシヨンは回路のプロ
グラミングの機能に従つて変化する。

選択しうる他の実施例では、ラツチ又はバツフ
ア回路として動作するようフユーズを切ることに
よつてプログラムすることのできるレジスタを実
現する。また他の実施例では、フユーズを切るこ
とによつてレジスタ又はラツチ回路として動作す
るようにプログラムされうるバツフア回路を実現
している。

本発明は、プログラム可能論理配列及びプログ
ラム可能ゲートアレイにおける入力回路又は出力
回路として有効であり、これによつて装置を特定
の要求とあわせることができるという追加の融通
性を技術者に与えている。

更に、第２図又は第１図に示す回路は、レジス
タ又はラツチの構造がヒユーズを切ることによつ
てプログラムされて、機能が変更されるまで本発
明のようにプログラム可能な多数の出力又は入力
を持つANDゲートのような所定の論理ゲートが
レジスタ又はラツチ回路への入力として働いてい
る装置の中に結合することができる。この点にお
いてプログラム可能装置の変更可能な構造によつ
てANDゲート又はORゲートのような他の所定の
論理配列に対する入力を提供することもできると
考えられる。同様にしてデータパス選択可能回路
は、本発明においては、オペレーシヨン的にプロ
グラム可能な回路の入力又は出力に接続すること
もできる。

第３図をみると、第３の実施例のブロツク図は
構造的にプログラム可能な機能的スイツチ回路を
含んでいる。通常ブロツク３１で示す回路は、回
路の電気的オペレーシヨンからブロツク３２で示
す回路が除かれるようプログラムされるまで、例
えばANDゲートのような論理ゲートの１つの型
であるブロツク図３２で示す回路と共に作動す
る。回路３２の電気的除去の後は、ブロツク３１
で示す回路は、例えばORゲートのような別の型
の論理ゲートとして動作する。ブロツク３１への
データ入力３５及び３６は、出力３８と同様に変
化しない。更に、ブロツク３１及び３２を組合せ
たもの及びブロツク３２の回路なしで動作するブ
ロツク３１の回路に入るデータは回路の動作的な
機能とは独立している。故に、プログラミングを
行う時には、データパスやデータ信号を選択する
よりむしろオペレーシヨンを選択している。ブロ
ツク３３及びブロツク３４で示す回路も、同様の
形式で動作することができ、第１図の場合と同様
に、レジスタ／バツフア選択可能回路として設計
することができる。この場合、入力３７は、製造
前に省かれる。

更に、データパスプログラム可能回路は、選択
可能論理ゲート又はレジスタ／ラツチ／バツフア
選択可能回路又は機能的スイツチ回路と、データ
転送回路の組合せたものの間の点である３８おい
て接続することができる。

このようにして本発明の当初の目的どおり、使
用者によつて機能の選択が可能な構造を持ち、装
置の論理動作をプログラムすることのできる単一
のデータパスを有するプログラム可能な集積回路
を提供することができた。

本発明は主として特定の回路に関し、説明され
ているが、この説明は単なる例であつて本発明の
主旨の限定を意図するものではない。開示される
発明は独立するプログラム可能レジスタ、ラツチ
又はバツフア回路あるいは独立の機能的論理回路
としても使用できる。本発明を利用する多数のこ
の他の回路は当分野に通常の知識を有する者によ
つて案出することができると思う。例えば論理シ
ーケンサー、プログラム可能乗算器及びこの他の
プログラム可能な装置に添付特許請求の範囲で示
す趣旨及び観念から離れずに本発明を利用するこ
とができ、相当な利益を得ることができると考え
る。

【図面の簡単な説明】

第１図は、通常はレジスタとして働き、バツフ
アとして働くようプログラムされることができる
本発明に従うプログラム可能論理配列回路の一部
分を含む回路の概略図である。第２図は、通常は
ラツチ回路として働き、バツフア回路として働く
ようプログラムされることができる本発明に従う
第２の実施例によるプログラム可能論理配列回路
の一部分を含む回路の概略図である。第３図は、
通常は論理ゲートの１つの型として働き、フユー
ズを切ることで最初の状態の機能と異る、論理ゲ
ート機能を行うようプログラムするプログラム可
能機能スイツチ回路を含む本発明の第３の実施例
のブロツク図である。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも１つのデータ入力及び少なくとも
   １つのデータ出力を有する集積回路は前記入力と
   前記出力との間に接続され前記入力に印加される
   データに対し保持機能を作用する変更可能な論理
   回路網を含み、前記入力に印加されるデータに対
   し前記保持機能を持たないバツフア機能を作用す
   るように前記変更可能論理回路網を永続的に変更
   可能な回路素子をも含むことを特徴とする前記集
   積回路。 ２ 特許請求の範囲第１項記載の集積回路であつ
   て前記変更可能な論理回路網内の前記データ保持
   機能はクロツク信号に応じて前記入力データに対
   するレジスタとしての機能であり、前記集積回路
   は前記回路素子の導電状態が変化されたとき前記
   レジスタ機能を不能にし前記バツフア機能を作動
   させるための回路を含むことを特徴とする前記集
   積回路。 ３ 特許請求の範囲第１項記載の集積回路であつ
   て前記変更可能な論理回路網内の前記データ保持
   機能は前記入力をラツチして前記出力に与える機
   能であり、前記集積回路は前記回路素子の導電状
   態が変化されたとき前記ラツチ機能を不能にし前
   記バツフア機能を作動させるための回路を含むこ
   とを特徴とする前記集積回路。