JPS6364330A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6364330A
JPS6364330A JP61210317A JP21031786A JPS6364330A JP S6364330 A JPS6364330 A JP S6364330A JP 61210317 A JP61210317 A JP 61210317A JP 21031786 A JP21031786 A JP 21031786A JP S6364330 A JPS6364330 A JP S6364330A
Authority
JP
Japan
Prior art keywords
semiconductor element
recess
semiconductor
area
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61210317A
Other languages
English (en)
Inventor
Ryuichiro Mori
隆一郎 森
Katsuyuki Fukutome
勝幸 福留
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61210317A priority Critical patent/JPS6364330A/ja
Priority to US07/093,524 priority patent/US4857989A/en
Publication of JPS6364330A publication Critical patent/JPS6364330A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に、半導体素子と半導体
素子載置部との接合構造に関するものである。
〔従来の技４＋ｊ　） 第３図、第５図は従来の半導体装置の半導体素子載置部
付近を示す平面図であり、第４図は第３図のＴＶ　−Ｉ
Ｖ線断面であり、第６図は第５図の■−■線断面図であ
る。第３図〜第６図において、１は半導体素子、２は半
導体素子載置部、３は半導体素子１と半導体素子載置部
２とを接合する接合材、４は配線材、５は外部端子であ
る。
〔発明が解決しようとする問題点〕
従来の半導体装置は以上のように構成されているので、
半導体素子１が大型化して熱放散性改善のために銅系の
半導体素子載置部を用いた場合、半導体素子と熱膨張係
数が大きく異なるため、第４図に示すように半導体素子
１の全面を接合材３で接合すると、接合後、温度変化に
伴い熱応力が発生し、半導体素子１に割れが生じるとい
う問題があった。
この割れを防止するため、第５図および第６図に示すよ
うに半導体素子１を部分的に接合すると、半導体素子１
が傾いたり、半導体素子１が半導体素子載置部２から浮
いている部分があるため配線材４０半専体素子１への接
合が安定してできないというような問題があった。
本発明はこのような点に濫みてなされたものであり、そ
の目的とするところは、半導体素子にかかる応力を緩和
し、半導体素子が半導体素子載置部に対して傾いたり浮
いたりしない半導体装置を得ることにある。
〔問題点を解決するための手段〕
このような目的を達成するために本発明は、半導体素子
と半導体素子載置部とを有する半導体装置において、半
導体素子載置部の半導体素子を載置する面に半導体素子
より小さい面積の凹部を設け、半導体素子と半導体素子
載置部とを凹部に入れた接合材で接合するようにしたも
のである。
〔作用〕
本発明においては、半導体素子が半導体素子載置部に対
して傾いたり浮いたりすることはない。
〔実施例〕 本発明に係わる半導体装置の一実施例を第１図に示す。
第２図は第１図の■−■線断面図である。
第１図および第２図において、６は四部であり、第３図
および第４図と同一部分又はｔｌｌ当部分（こ１ま同一
符号が付しである。第１図および第２図に示す半導体素
子載置部２コこは、半導体素子１より小さな面積の四部
が１つ設けられており、半導体素子１と半導体素子裁置
部２との接合面積は４×４ｍｍ２以下で半導体素子１０
表面積より小さい面積である。
本実施例においては、半導体素子１と凹部６との接合面
積が４．Ｘ４ｍｍ２以下で半導体素子１の表面積より小
さい面積であるため、熱膨張係数の違いにより生しる応
力を緩和できる。
また、半導体素子載置部２の凹部６に入れた接合材３で
半４体素子１を接合しているため、半導体素子１が半導
体素子裁置部２に対して傾いたりン♀いたりすることが
ない。
〔発明の効果〕
以上説明したように本発明は、半導体素子載置部に半導
体素子より小さい面積の凹部を設け、この凹部に入れた
接合材で半導体素子を接合したことにより、半導体素子
と凹部との接合面積を半導体素子より小さい面積とする
ことができたので、熱膨張係数の違いにより半導体素子
にかかる応力を凄和でき、半導体素子が半導体素子裁置
部に対して傾いたり浮いたりしない効果がある。
【図面の簡単な説明】
第１図および第２図は本発明に係わる半導体装置の一実
施例を示す平面図および断面図、第３図および第４図は
従来の半導体装置を示す平面図および断面図、第５図お
よび第６図はさらに別の従来の半導体装置を示す平面図
および断面図である。 １・・・半導体素子、２・・・半導体素子裁置部、３・
・・接合材、４・・・配線材、５・・・外部端子、６・
・・凹部。

Claims (2)

    【特許請求の範囲】
  1. （１）半導体素子と半導体素子載置部とを有する半導体
    装置において、前記半導体素子載置部の前記半導体素子
    を載置する面に前記半導体素子より小さい面積の凹部を
    備え、前記半導体素子と前記半導体素子載置部とを前記
    凹部に入れた接合材で接合したことを特徴とする半導体
    装置。
  2. （２）凹部は、１箇所であり、半導体素子と接する面積
    が４×４ｍｍ＾２以下であることを特徴とする特許請求
    の範囲第１項記載の半導体装置。
JP61210317A 1986-09-04 1986-09-04 半導体装置 Pending JPS6364330A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61210317A JPS6364330A (ja) 1986-09-04 1986-09-04 半導体装置
US07/093,524 US4857989A (en) 1986-09-04 1987-09-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61210317A JPS6364330A (ja) 1986-09-04 1986-09-04 半導体装置

Publications (1)

Publication Number Publication Date
JPS6364330A true JPS6364330A (ja) 1988-03-22

Family

ID=16587419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61210317A Pending JPS6364330A (ja) 1986-09-04 1986-09-04 半導体装置

Country Status (1)

Country Link
JP (1) JPS6364330A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02213945A (ja) * 1988-12-29 1990-08-27 Internatl Business Mach Corp <Ibm> エキスパート・コンサルテーシヨンを行なうコンピユータ・システム
US6265770B1 (en) * 1998-03-24 2001-07-24 Seiko Epson Corporation Mounting structure of semiconductor chip, liquid crystal device, and electronic equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02213945A (ja) * 1988-12-29 1990-08-27 Internatl Business Mach Corp <Ibm> エキスパート・コンサルテーシヨンを行なうコンピユータ・システム
US6265770B1 (en) * 1998-03-24 2001-07-24 Seiko Epson Corporation Mounting structure of semiconductor chip, liquid crystal device, and electronic equipment

Similar Documents

Publication Publication Date Title
US4635093A (en) Electrical connection
JP2019016686A (ja) 半導体モジュール
JPS6364330A (ja) 半導体装置
JPH08153823A (ja) 半導体チップ搭載用基板
JP2569008B2 (ja) 半導体装置
US6512674B1 (en) Package for semiconductor device having radiating substrate and radiator fin
JP2004193405A (ja) 半導体パワーモジュール
JPS6366941A (ja) 半導体装置
JPH06169037A (ja) 半導体パッケージ
JPH10209205A (ja) チップの実装構造
JPS62232951A (ja) 半導体装置
JPH04186666A (ja) 樹脂封止半導体装置のリードフレーム
JPS61269333A (ja) 半導体装置
JPH0226058A (ja) 混成集積回路用ヒートシンク
US20020163078A1 (en) Lead frame for an integrated circuit chip (integrated circuit peripheral support)
JPH02235367A (ja) 半導体デバイス
JPH0751787Y2 (ja) 面実装電子部品
JPH02283054A (ja) リードフレーム
JPS63248155A (ja) 半導体装置
JPH09252082A (ja) 半導体装置
JPH098441A (ja) 半導体装置
JPH04199663A (ja) パッドグリッドアレイパッケージ
JPS63250139A (ja) 半導体製造装置
JPH04117454U (ja) 絶縁物被覆電子部品
JPH02130950A (ja) 半導体装置