JPS6364339A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6364339A JPS6364339A JP20841386A JP20841386A JPS6364339A JP S6364339 A JPS6364339 A JP S6364339A JP 20841386 A JP20841386 A JP 20841386A JP 20841386 A JP20841386 A JP 20841386A JP S6364339 A JPS6364339 A JP S6364339A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- wiring layer
- aluminum wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関し、さらに詳し
くは、半導体装置における多層アルミ配線層の層間絶縁
膜を、化学的気相成長法、いわゆるプラズマＣＶ［１（
ｉｌｌ：ｈｅ＋１ｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法により形成する場合にあって１層間絶縁
膜の被覆性、特に段差部形状を改善するための製造方法
に係るものである。
くは、半導体装置における多層アルミ配線層の層間絶縁
膜を、化学的気相成長法、いわゆるプラズマＣＶ［１（
ｉｌｌ：ｈｅ＋１ｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法により形成する場合にあって１層間絶縁
膜の被覆性、特に段差部形状を改善するための製造方法
に係るものである。
従来例によるこの種のプラズマＣＶＤ法を用いた半導体
装置における層間絶縁膜の形成工程を第２図（ａ）、（
ｂ）に示す。
装置における層間絶縁膜の形成工程を第２図（ａ）、（
ｂ）に示す。
すなわち、この第２図において、従来例による多層アル
ミ配線層構造は、まず、シリコン上導体基板１の表面に
形成されている絶縁膜２上にあって、所要形状にバター
ニングされた下層の第１層アルミ配線層３を形成し、か
つ、この第１層アルミ配線層３の全面を、プラズマＣＶ
Ｄ法を用いた居間絶縁膜４により被覆させ（同図（ａ）
）、ついで、さらにこの層間絶縁Ｉｌ！２４上に、同様
の所要形状にバターニングされた上層の第２層アルミ配
埠層５を形成するようにしている（同図（ｂ））。
ミ配線層構造は、まず、シリコン上導体基板１の表面に
形成されている絶縁膜２上にあって、所要形状にバター
ニングされた下層の第１層アルミ配線層３を形成し、か
つ、この第１層アルミ配線層３の全面を、プラズマＣＶ
Ｄ法を用いた居間絶縁膜４により被覆させ（同図（ａ）
）、ついで、さらにこの層間絶縁Ｉｌ！２４上に、同様
の所要形状にバターニングされた上層の第２層アルミ配
埠層５を形成するようにしている（同図（ｂ））。
しかしながら、このように構成される従来例の多層アル
ミ配線層構造では、層間絶縁ｉ１’Ｊ ’ｓのＩ＋’ｙ
１．。
ミ配線層構造では、層間絶縁ｉ１’Ｊ ’ｓのＩ＋’ｙ
１．。
形成に適用されるプラズマＣＶＤ法自体の４１．性のた
めに、第１図（ａ）工程において、下層の第１層アルミ
配線層３の側面部に接する層間絶縁ｌ１１２４の段差部
分４ａが、内側に大きく切れ込まれた断面形状を呈する
ことになり、基板表面に対する角度Ｏａが鋭角状に形成
されて了って２その被覆性が悪くなるもので、続いて、
同図（ｂ）工程で形成される１一層の第２層アルミ配線
層５についても、その側面段差部分５ａが、前記段差部
分４ａの角度Ｄａに做って、しかも層厚相当分だけ立上
って形成されるために、結果的には、第２層アルミ配線
層５での同段差部分５ａの層厚が極端にｆｉｌ ＜形成
されることになり、その被着性が頗る悪くて、この第２
層アルミ配線層５に断線を惹き起したり、あるいはアル
ミマイグレーションを生じ易くなって、構成される半導
体装置の信頼性を低下させる惧れがあつた。
めに、第１図（ａ）工程において、下層の第１層アルミ
配線層３の側面部に接する層間絶縁ｌ１１２４の段差部
分４ａが、内側に大きく切れ込まれた断面形状を呈する
ことになり、基板表面に対する角度Ｏａが鋭角状に形成
されて了って２その被覆性が悪くなるもので、続いて、
同図（ｂ）工程で形成される１一層の第２層アルミ配線
層５についても、その側面段差部分５ａが、前記段差部
分４ａの角度Ｄａに做って、しかも層厚相当分だけ立上
って形成されるために、結果的には、第２層アルミ配線
層５での同段差部分５ａの層厚が極端にｆｉｌ ＜形成
されることになり、その被着性が頗る悪くて、この第２
層アルミ配線層５に断線を惹き起したり、あるいはアル
ミマイグレーションを生じ易くなって、構成される半導
体装置の信頼性を低下させる惧れがあつた。
この発明は従来のこのような問題点を解消するためにな
されたものであり、その目的とするところは、層間絶縁
膜の被覆性を改善して、」二層アルミ配線層の断線ある
いはアルミマイグレーションなどを防出し得るようにし
た。この種の半導体装置の！Ｊ造方法を提供することで
ある。
されたものであり、その目的とするところは、層間絶縁
膜の被覆性を改善して、」二層アルミ配線層の断線ある
いはアルミマイグレーションなどを防出し得るようにし
た。この種の半導体装置の！Ｊ造方法を提供することで
ある。
前記目的を達成するために、この発明に係る半導体装置
の製造方法は、プラズマＣＶＤ法により。
の製造方法は、プラズマＣＶＤ法により。
半導体基板の下層アルミ配線層を含む表面に層間絶縁膜
を成長形成する場合、反応管内に対し、最初に、ＣＶＤ
１＆長ガスを導入して、プラズマＣＶＤ法により、所定
寸法よりもや＼厚目とした層間絶縁膜を成長形成したの
ち、同−反１５管内において、次に、ＣＶＤ成長ガスを
エツチングカスに切換え導入して、プラズマエツチング
法により、層間絶縁膜の過剰な厚味相当分をエツチング
除去するようにしたものである。
を成長形成する場合、反応管内に対し、最初に、ＣＶＤ
１＆長ガスを導入して、プラズマＣＶＤ法により、所定
寸法よりもや＼厚目とした層間絶縁膜を成長形成したの
ち、同−反１５管内において、次に、ＣＶＤ成長ガスを
エツチングカスに切換え導入して、プラズマエツチング
法により、層間絶縁膜の過剰な厚味相当分をエツチング
除去するようにしたものである。
すなわち、この発明方法では、半導体フ、（板の下層ア
ルミ配線層を含む表面に、プラズマｃｖｔｚｒ、により
、所定寸法よりもや層厚［１とした層間絶縁：！；）を
成長形成したのち、この層間絶縁ｊ摸の過・：’Ｉ ／
’、ｊｌ’、厚味相九分をプラズマエツチング法により
エツチング除去するようにしたから、このエツチング除
去により、下層アルミ配線層部分に対応する層間絶縁膜
の段差部分を、なだらかな表面形状に形成し得て、層間
絶縁膜の被覆性の改善、ひいては−Ｆ層アルミ配線層の
断線あるいはアルミマイグレーションなと゛を防］ｌ二
できる。
ルミ配線層を含む表面に、プラズマｃｖｔｚｒ、により
、所定寸法よりもや層厚［１とした層間絶縁：！；）を
成長形成したのち、この層間絶縁ｊ摸の過・：’Ｉ ／
’、ｊｌ’、厚味相九分をプラズマエツチング法により
エツチング除去するようにしたから、このエツチング除
去により、下層アルミ配線層部分に対応する層間絶縁膜
の段差部分を、なだらかな表面形状に形成し得て、層間
絶縁膜の被覆性の改善、ひいては−Ｆ層アルミ配線層の
断線あるいはアルミマイグレーションなと゛を防］ｌ二
できる。
以下この発明に係る半導体装置の製造方法の一実施例に
つき、第１図（ａ）ないしくｃ）を谷！！Ｑ ｊ、て詳
細に説明する。
つき、第１図（ａ）ないしくｃ）を谷！！Ｑ ｊ、て詳
細に説明する。
第１ｒＡはこの実施例方法を適用した゛Ｖ：導体装置の
概要構成を製６−エ程ｊ頭に示すそれぞれ断面ＩＡでめ
る。
概要構成を製６−エ程ｊ頭に示すそれぞれ断面ＩＡでめ
る。
この実施例方法においては、まず、シリコン羊膜などの
絶縁膜１２上にあって、所要形状にバターニングされた
下層の第１層アルミ配線層１３を、公知手段により形成
したのち、プラズマＣＶＤ法による処理をなすために、
よく知られている通り、この半導体基板１１を図示省略
した反応管内に収容すると共に、この反ｉ５管内には、
最初にＣＶＤ成長ガスを導入し、プラズマＣＶＤ法によ
って、第１層アルミ配線層１３の全面に層間絶縁膜、こ
−ではシリコン窒化膜からなる層間絶縁膜１４を、所定
厚さ寸法１例えば１００００によりもや＼厚くした５５
ｏｏｏＸの厚さ寸法に成長形成させる。
絶縁膜１２上にあって、所要形状にバターニングされた
下層の第１層アルミ配線層１３を、公知手段により形成
したのち、プラズマＣＶＤ法による処理をなすために、
よく知られている通り、この半導体基板１１を図示省略
した反応管内に収容すると共に、この反ｉ５管内には、
最初にＣＶＤ成長ガスを導入し、プラズマＣＶＤ法によ
って、第１層アルミ配線層１３の全面に層間絶縁膜、こ
−ではシリコン窒化膜からなる層間絶縁膜１４を、所定
厚さ寸法１例えば１００００によりもや＼厚くした５５
ｏｏｏＸの厚さ寸法に成長形成させる。
すなわち、このようにして得られる層間絶縁膜１４は、
その厚さ寸法こそや層厚目であるが、製造手法そのもの
が、従来と同様のプラズマＣＶＤ法を用いているために
、）ｉ１記従来例方法における場合と全く同様に、下層
の第１層アルミ配線層１３の側面部に接する層間絶縁膜
１４の段差部分Ｊ４ａが、内側に大きく切れ込よれた断
面形状を呈して、−７（板表１１１に対する角＋ａ Ｏ
ａが、直角よりも小さな鋭角づ（′ １こ か る
（ｆ＊ｉ ［”Ａ（ａ））−続いて、前記反応管内に
は、次に、先に導入されていたＣＶＤ ｒ＆長ガスを、
エツチングガス、この場合には、ＯＦ、と０２とのエツ
チングガスに切換えて導入し、プラズマエツチング法に
よって、こ−では、前記層間絶縁膜１４の過剰な厚味相
当分、つまり過剰な厚味５０００に相当分のみをエツチ
ング除去して、所定厚さ寸法である１００００λの厚さ
の層間絶縁膜１５を得る。
その厚さ寸法こそや層厚目であるが、製造手法そのもの
が、従来と同様のプラズマＣＶＤ法を用いているために
、）ｉ１記従来例方法における場合と全く同様に、下層
の第１層アルミ配線層１３の側面部に接する層間絶縁膜
１４の段差部分Ｊ４ａが、内側に大きく切れ込よれた断
面形状を呈して、−７（板表１１１に対する角＋ａ Ｏ
ａが、直角よりも小さな鋭角づ（′ １こ か る
（ｆ＊ｉ ［”Ａ（ａ））−続いて、前記反応管内に
は、次に、先に導入されていたＣＶＤ ｒ＆長ガスを、
エツチングガス、この場合には、ＯＦ、と０２とのエツ
チングガスに切換えて導入し、プラズマエツチング法に
よって、こ−では、前記層間絶縁膜１４の過剰な厚味相
当分、つまり過剰な厚味５０００に相当分のみをエツチ
ング除去して、所定厚さ寸法である１００００λの厚さ
の層間絶縁膜１５を得る。
そしてこの場合、プラズマエツチング法においては、そ
のエツチングスピードが、断面凸状部分で速く、断面凹
状部分で遅いと云うエツチング特性を有しているために
、ニー２チング形成される層間絶縁膜１５での、前記下
層の第１層アルミ配線層１３の側面部に接する段差部分
１５ａの断面形状は。
のエツチングスピードが、断面凸状部分で速く、断面凹
状部分で遅いと云うエツチング特性を有しているために
、ニー２チング形成される層間絶縁膜１５での、前記下
層の第１層アルミ配線層１３の側面部に接する段差部分
１５ａの断面形状は。
総体的になだらかな表面形状を呈することになって、こ
−では、基板表面に対する角度Ｏｂが、直角よりも大き
な鈍角状になり（同図（ｂ））、その被覆性が充分に改
善される。
−では、基板表面に対する角度Ｏｂが、直角よりも大き
な鈍角状になり（同図（ｂ））、その被覆性が充分に改
善される。
次に、前記のようにして得た居間絶縁膜１５上には、前
記と同様の所要形状にパターニングされたｊ一層の第２
層アルミ配線層１６な、公知手段によって形成する。
記と同様の所要形状にパターニングされたｊ一層の第２
層アルミ配線層１６な、公知手段によって形成する。
従って、このように形成されるＪ二層の第２層アルミ配
線層１Ｂは、前記層間絶縁膜１５での段差部分１５ａが
、なだらかな表面形状にされていることから、その被着
性ならびに均一性が充分に改善されて、前記した従来例
でのような断線あるいはアルミマイグレーションなどを
充分に防止し得るのである（同図（ｃ））。
線層１Ｂは、前記層間絶縁膜１５での段差部分１５ａが
、なだらかな表面形状にされていることから、その被着
性ならびに均一性が充分に改善されて、前記した従来例
でのような断線あるいはアルミマイグレーションなどを
充分に防止し得るのである（同図（ｃ））。
なお、前記実施例方法では、層間絶縁膜１５をシリコン
窒化膜とする場合について述べたが、プラズマＣＶＤ法
によって成長形成され、かつプラズマエツチング法によ
ってエツチングし得る絶縁膜であれば、どのような絶縁
膜であってもよいことは勿論である。
窒化膜とする場合について述べたが、プラズマＣＶＤ法
によって成長形成され、かつプラズマエツチング法によ
ってエツチングし得る絶縁膜であれば、どのような絶縁
膜であってもよいことは勿論である。
以上詳述したように、この発明方法によるときは、半導
体基板の下層アルミ配線層を含む表面に対して、プラズ
マＣ１ＪＤ法により、所定寸法よりもや層厚目とした層
間絶縁膜を成長形成したのち、この層間絶縁膜の過剰な
厚味相当分を、プラズマエツチング法によりエツチング
除去して、下層アルミ配ｍ層部分に対応する層間絶縁膜
の段差部分を、なだらかな表面形状に形成させるように
したから、層間絶縁膜の被覆性を良好に改善できると共
に、その後、この層間絶縁膜上に被着形成される上層ア
ルミ配線層の被着性をも効果的に改善し得て、その断線
あるいはアルミマイグレーションなどを防止できるので
あり、結果的には、この種の多層配線層を有する半導体
装置の信頼性を格段に向上し得るなどの優れた特長があ
る。
体基板の下層アルミ配線層を含む表面に対して、プラズ
マＣ１ＪＤ法により、所定寸法よりもや層厚目とした層
間絶縁膜を成長形成したのち、この層間絶縁膜の過剰な
厚味相当分を、プラズマエツチング法によりエツチング
除去して、下層アルミ配ｍ層部分に対応する層間絶縁膜
の段差部分を、なだらかな表面形状に形成させるように
したから、層間絶縁膜の被覆性を良好に改善できると共
に、その後、この層間絶縁膜上に被着形成される上層ア
ルミ配線層の被着性をも効果的に改善し得て、その断線
あるいはアルミマイグレーションなどを防止できるので
あり、結果的には、この種の多層配線層を有する半導体
装置の信頼性を格段に向上し得るなどの優れた特長があ
る。
第１図（ａ）ないしくＣ）はこの発明に係る製造方法の
一実施例を適用した半導体装置の概要構成を製造工程順
に示すそれぞれ断面図であり、また第２図（ａ）および
（ｂ）は同上従来例方法による半導体装置のａ要構成を
製造工程順に示すそれぞれ断面図である。 １１・・・・シリコン半導体基板、１３・・・・下層の
第１層アルミ配線層、１４・・・・プラズマＣＶＤ法に
よってや層厚目に形成された層間絶縁膜、１４ａ・・・
・同上段差部分、１５・・・・プラズマエツチング法に
よってエツチング形成された層間絶縁膜、１５ａ・・・
・同上段差部分、１６・・・・上層の第２層アルミ配線
層。 代理人 大 岩 増 雄第１図 １６ ・ ］二１含 偽）へ２４７）レミ 白？、ｉ
策層第２図
一実施例を適用した半導体装置の概要構成を製造工程順
に示すそれぞれ断面図であり、また第２図（ａ）および
（ｂ）は同上従来例方法による半導体装置のａ要構成を
製造工程順に示すそれぞれ断面図である。 １１・・・・シリコン半導体基板、１３・・・・下層の
第１層アルミ配線層、１４・・・・プラズマＣＶＤ法に
よってや層厚目に形成された層間絶縁膜、１４ａ・・・
・同上段差部分、１５・・・・プラズマエツチング法に
よってエツチング形成された層間絶縁膜、１５ａ・・・
・同上段差部分、１６・・・・上層の第２層アルミ配線
層。 代理人 大 岩 増 雄第１図 １６ ・ ］二１含 偽）へ２４７）レミ 白？、ｉ
策層第２図
Claims (1)
- （１）下層アルミ配線層を形成した半導体基板を反応管
内に収容し、プラズマＣＶＤ法を用いて、同基板の下層
アルミ配線層を含む表面に層間絶縁膜を成長形成する場
合にあつて、前記反応管内には、最初に、ＣＶＤ成長ガ
スを導入して、プラズマＣＶＤ法により、所定寸法より
もやゝ厚目とした層間絶縁膜を成長形成したのちに、同
一反応管内で、次に、前記ＣＶＤ成長ガスをエッチング
ガスに切換えて導入し、続いてプラズマエッチング法に
より、前記層間絶縁膜の過剰な厚味相当分をエッチング
除去し、このエッチング除去によつて、前記下層アルミ
配線層部分に対応する層間絶縁膜の段差部分を、なだら
かな表面形状に形成することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20841386A JPS6364339A (ja) | 1986-09-03 | 1986-09-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20841386A JPS6364339A (ja) | 1986-09-03 | 1986-09-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6364339A true JPS6364339A (ja) | 1988-03-22 |
Family
ID=16555823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20841386A Pending JPS6364339A (ja) | 1986-09-03 | 1986-09-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6364339A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059666A (ja) * | 2005-08-25 | 2007-03-08 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59195846A (ja) * | 1983-04-20 | 1984-11-07 | Mitsubishi Electric Corp | 層間絶縁膜の形成方法 |
-
1986
- 1986-09-03 JP JP20841386A patent/JPS6364339A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59195846A (ja) * | 1983-04-20 | 1984-11-07 | Mitsubishi Electric Corp | 層間絶縁膜の形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059666A (ja) * | 2005-08-25 | 2007-03-08 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6364339A (ja) | 半導体装置の製造方法 | |
| KR100201720B1 (ko) | 반도체장치의 제조방법 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPH0273651A (ja) | 半導体装置 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPS63293948A (ja) | 層間絶縁膜の形成方法 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPS6185841A (ja) | 半導体装置の製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JPS61280636A (ja) | 半導体装置の製造方法 | |
| JPH05129446A (ja) | 半導体装置およびその製造方法 | |
| JPS62130540A (ja) | 半導体装置 | |
| JPH0513411A (ja) | 半導体装置の製造方法 | |
| JPS61263138A (ja) | 半導体装置の製造方法 | |
| JPS62108542A (ja) | 半導体装置の製造方法 | |
| KR960005871A (ko) | 반도체 소자의 다층금속 배선형성방법 | |
| JPH0573059B2 (ja) | ||
| JPH04207054A (ja) | 半導体装置の製造方法 | |
| JPS60234344A (ja) | 半導体装置の製造方法 | |
| JPS6037751A (ja) | 半導体装置の製造方法 | |
| JPS6235646A (ja) | 半導体装置の製造方法 | |
| JPH01283850A (ja) | 集積回路装置の製造方法 | |
| JPS6376497A (ja) | 多層配線基板の製造方法 | |
| JPS60225445A (ja) | 半導体装置 | |
| JPH0291968A (ja) | メモリ装置の製造方法 |