JPS6037751A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6037751A JPS6037751A JP14752683A JP14752683A JPS6037751A JP S6037751 A JPS6037751 A JP S6037751A JP 14752683 A JP14752683 A JP 14752683A JP 14752683 A JP14752683 A JP 14752683A JP S6037751 A JPS6037751 A JP S6037751A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- deposited
- oxide film
- film
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法、特に半導体装置にお
ける層間絶縁膜の形成方法に関するものである。
ける層間絶縁膜の形成方法に関するものである。
従来例での製造方法によって得られる半導体装置の眉間
絶縁膜を含んだ主要部構成を第１図に示す。すなわち、
この第１図従来例方法においては、第１層目の配線材料
層（２）を形成した半導体基板（１）上に層間絶縁膜（
３）を堆積させた構成を有しており、この層間絶縁膜（
３）上にはさらに次の図示しない第２層目の配線材料層
が形成されるのであるが、第１層目の配線材料層（２）
の存在のだめに、層間絶縁膜（３）表面の段差が急峻で
あればあるほど、その上の第２層目の配線Ｉ料層の段差
も急峻になって断線、短路などの不良を発生し易くなる
ものであった。
絶縁膜を含んだ主要部構成を第１図に示す。すなわち、
この第１図従来例方法においては、第１層目の配線材料
層（２）を形成した半導体基板（１）上に層間絶縁膜（
３）を堆積させた構成を有しており、この層間絶縁膜（
３）上にはさらに次の図示しない第２層目の配線材料層
が形成されるのであるが、第１層目の配線材料層（２）
の存在のだめに、層間絶縁膜（３）表面の段差が急峻で
あればあるほど、その上の第２層目の配線Ｉ料層の段差
も急峻になって断線、短路などの不良を発生し易くなる
ものであった。
従って従来方法では、表面平担化を目的として、粘性の
低い絶縁膜２例えば燐を混入した酸化膜を化学的気相成
長法’により形成させる方法などが用いられているので
あるが、この方法においてすらパターンの微細化に伴な
う段差の大きい部分に′あっては、未だ満足し借るまで
の十分カ平担化を望み得ないという問題があった。
低い絶縁膜２例えば燐を混入した酸化膜を化学的気相成
長法’により形成させる方法などが用いられているので
あるが、この方法においてすらパターンの微細化に伴な
う段差の大きい部分に′あっては、未だ満足し借るまで
の十分カ平担化を望み得ないという問題があった。
この発明は従来方法のこのような欠点に鑑み、バイアス
スパッタ技術によυ層間絶縁膜を多層措造にすることで
、同層間絶縁膜の表面平担化を実現させるようにしたも
のである。
スパッタ技術によυ層間絶縁膜を多層措造にすることで
、同層間絶縁膜の表面平担化を実現させるようにしたも
のである。
以下この発明の各別の実施例につき、第２図および第３
図を参照して詳細に説明する。
図を参照して詳細に説明する。
第２図は前記第１図に対応して示した第１実施例方法に
よって得られる半導体装置の層間絶縁膜を含む主要部構
成である。これらの各図中同一符号は同一または相当部
分を示しておシ、この第１実施例方法では、第１層目の
層間絶縁膜（３）として、まず十分に粘性の低い絶縁膜
２例えば燐をドープした酸化膜（３ａ）を化学的気相成
長法により形成させ、次にその上にバイアススパッタ法
により絶縁膜２例えば醇化膜（３ｂ）を堆積（デポジッ
ト）させて、層間絶縁膜（３）を多層に形成させること
を特長としている。しかし７てこのバイアススパッタは
、デポジットを行ないながら堆積される絶縁物をエツチ
ングするので、逆バイアスの条件によっては表面の平担
化をなしながら物質を堆積させることができるのである
。
よって得られる半導体装置の層間絶縁膜を含む主要部構
成である。これらの各図中同一符号は同一または相当部
分を示しておシ、この第１実施例方法では、第１層目の
層間絶縁膜（３）として、まず十分に粘性の低い絶縁膜
２例えば燐をドープした酸化膜（３ａ）を化学的気相成
長法により形成させ、次にその上にバイアススパッタ法
により絶縁膜２例えば醇化膜（３ｂ）を堆積（デポジッ
ト）させて、層間絶縁膜（３）を多層に形成させること
を特長としている。しかし７てこのバイアススパッタは
、デポジットを行ないながら堆積される絶縁物をエツチ
ングするので、逆バイアスの条件によっては表面の平担
化をなしながら物質を堆積させることができるのである
。
また第３図は第２回実施例方法による同一ヒ主要部構成
であシ、この第２実施例方法では、第１層目の層間絶縁
膜（３）として、まず例えば惧雰囲気でのスパッタ酸化
膜（３ｏ）などの、十分に粘性の低い絶縁膜をスパッタ
法によシ堆積させたのち、続いて逆バイアスをかけたバ
イアススパッタ法により絶縁膜２例えばノンドープの酸
化膜（３ｄ）を堆Ｍ（デポジット）させて、同様に層間
絶縁膜（３）を多層に形成させることを特長としでいる
。すなわち、この場合も前記第１実施例方法と同様にバ
イアススパッタ法での平和化特性を利用するものである
。
であシ、この第２実施例方法では、第１層目の層間絶縁
膜（３）として、まず例えば惧雰囲気でのスパッタ酸化
膜（３ｏ）などの、十分に粘性の低い絶縁膜をスパッタ
法によシ堆積させたのち、続いて逆バイアスをかけたバ
イアススパッタ法により絶縁膜２例えばノンドープの酸
化膜（３ｄ）を堆Ｍ（デポジット）させて、同様に層間
絶縁膜（３）を多層に形成させることを特長としでいる
。すなわち、この場合も前記第１実施例方法と同様にバ
イアススパッタ法での平和化特性を利用するものである
。
なお、前記各実施例方法の他にも、多層構成の形成順を
変えてもよいことは勿論である。
変えてもよいことは勿論である。
以上詳述したように、この発明方法によれば、眉間絶縁
膜をバイアススノくツタ技術の利用による酸化膜、絶縁
膜などの多層描造とすることによって平担化することが
でき、これによってその上層に形成される配線拐料層パ
ターンでの断線、短絡などの障害を容易に阻止できるも
のである。
膜をバイアススノくツタ技術の利用による酸化膜、絶縁
膜などの多層描造とすることによって平担化することが
でき、これによってその上層に形成される配線拐料層パ
ターンでの断線、短絡などの障害を容易に阻止できるも
のである。
第１図は従来例方法によって得られる半導体装置の層間
絶縁膜を含む主要部の概要格ＪｊＫを示す断面図、第２
図および第３図はこの発明の各別の実施例方法によって
得られる同上主要部の概要構成を示すそれぞれ断面図で
ある、 （１）・・・・半導体基板、（２）・・・・第１層目の
配線材料層、Ｃ）・・・・層間絶縁膜、（３ａ）、（３
ｂ）−（３ｃ）、（３ｄ）・・・・多層４行造を形成す
る酸化膜。 第１頁の続き □ ０発 明 者 佐 藤 真 −伊丹市瑞原４丁アイ研究
所内
絶縁膜を含む主要部の概要格ＪｊＫを示す断面図、第２
図および第３図はこの発明の各別の実施例方法によって
得られる同上主要部の概要構成を示すそれぞれ断面図で
ある、 （１）・・・・半導体基板、（２）・・・・第１層目の
配線材料層、Ｃ）・・・・層間絶縁膜、（３ａ）、（３
ｂ）−（３ｃ）、（３ｄ）・・・・多層４行造を形成す
る酸化膜。 第１頁の続き □ ０発 明 者 佐 藤 真 −伊丹市瑞原４丁アイ研究
所内
Claims (3)
- （１）層間絶縁膜を有する半導体装置の製造方法におい
て、前記層間絶縁膜をバイアススパッタ法によシ粘性の
低い絶縁膜の多層構造で形成することを特徴とする半導
体装置の製造方法。 - （２）燐をドープした酸化膜などの粘性の低い絶縁膜を
化学的気相成長法によシ形成させたのち、その上に酸化
膜などの絶縁膜をバイアススパッタ法によシ堆積させて
、眉間絶縁膜を多層構造に形成することを特徴とする特
許請求の範囲第１項記載の半導体装置の製造方法。 - （３）燐雰囲気でのスパッタ酸化膜などの粘性の低いｉ
縁膜をスパッタ法によシ堆積させたのち、その上にノン
ドープの酸化膜などの絶縁膜を逆バイアスをかけたバイ
アススパッタ法によシ堆債させて、層間絶縁膜を多層構
造に形成することを特徴とする特許請求の範囲第１項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14752683A JPS6037751A (ja) | 1983-08-10 | 1983-08-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14752683A JPS6037751A (ja) | 1983-08-10 | 1983-08-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6037751A true JPS6037751A (ja) | 1985-02-27 |
Family
ID=15432304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14752683A Pending JPS6037751A (ja) | 1983-08-10 | 1983-08-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037751A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS647543A (en) * | 1986-05-30 | 1989-01-11 | Nec Corp | Flattening material and method for flattening |
-
1983
- 1983-08-10 JP JP14752683A patent/JPS6037751A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS647543A (en) * | 1986-05-30 | 1989-01-11 | Nec Corp | Flattening material and method for flattening |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6398134A (ja) | 配線構造の製造方法 | |
| JPS6037751A (ja) | 半導体装置の製造方法 | |
| JPS63240045A (ja) | 半導体装置 | |
| JPH0330992B2 (ja) | ||
| JPS59148350A (ja) | 半導体装置の製造方法 | |
| JP2621287B2 (ja) | 多層配線層の形成方法 | |
| JPS59207695A (ja) | 多層配線の形成方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JP3279737B2 (ja) | 半導体素子の製造方法 | |
| JPH04264728A (ja) | 半導体装置およびその製造方法 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPS5895839A (ja) | 半導体装置の製造方法 | |
| JPH01207950A (ja) | 半導体装置の製造方法 | |
| JPS63254746A (ja) | 配線形成方法 | |
| JPH02296332A (ja) | 半導体装置の製造方法 | |
| JPH02166776A (ja) | ジョセフソン接合の製造方法 | |
| JPS61115360A (ja) | ジヨセフソン集積回路の作製方法 | |
| JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPS59195845A (ja) | 多層配線の製造方法 | |
| WO1991011023A1 (fr) | Procede de production de dispositifs semi-conducteurs | |
| JPS63308346A (ja) | 半導体装置 | |
| JPS61280636A (ja) | 半導体装置の製造方法 | |
| JPS61181146A (ja) | 半導体装置の製造方法 | |
| JPS6224660A (ja) | 半導体装置の製造方法 |