JPS6364356A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6364356A JPS6364356A JP61207850A JP20785086A JPS6364356A JP S6364356 A JPS6364356 A JP S6364356A JP 61207850 A JP61207850 A JP 61207850A JP 20785086 A JP20785086 A JP 20785086A JP S6364356 A JPS6364356 A JP S6364356A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode
- layer
- oxide film
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置（以下、ＩＣという）に
係り、特にＩＣ内に構成された高周波特性に好適なコン
デンサに関する。
係り、特にＩＣ内に構成された高周波特性に好適なコン
デンサに関する。
ＩＣ内にコンデンサを作る時２従来は、シリコン半導体
−酸化膜−金属構造および金属−シリコン窒化膜−金属
構造のものがある。前者は、第３図に示す様に一導電型
の半導体層１内に逆導電型の不純物を拡散してコンデ／
すの一方の電極となる領域１２を形成し、半導体上の熱
酸化膜１３゜１４を部分的に取り除き、コンデンサの誘
電体膜として低温で薄い酸化膜１５を成長させ電極１６
を形成していた。後者は、第１図に示す隊に一導電型の
半導体２１上に熱酸化膜２２．２３を形成し、この熱酸
化に２２，２３上にコンデンサ０一方の電極となるアル
ミニウム成極２４を形成し、眉間絶縁膜２５を部分的に
取り除き、コンデンサの誘電体膜としてシリコン窒化膜
２６を成長させ電極２７全形成していた。
−酸化膜−金属構造および金属−シリコン窒化膜−金属
構造のものがある。前者は、第３図に示す様に一導電型
の半導体層１内に逆導電型の不純物を拡散してコンデ／
すの一方の電極となる領域１２を形成し、半導体上の熱
酸化膜１３゜１４を部分的に取り除き、コンデンサの誘
電体膜として低温で薄い酸化膜１５を成長させ電極１６
を形成していた。後者は、第１図に示す隊に一導電型の
半導体２１上に熱酸化膜２２．２３を形成し、この熱酸
化に２２，２３上にコンデンサ０一方の電極となるアル
ミニウム成極２４を形成し、眉間絶縁膜２５を部分的に
取り除き、コンデンサの誘電体膜としてシリコン窒化膜
２６を成長させ電極２７全形成していた。
上記従来技術は、半導体層１と拡散１領域１２と（てＰ
Ｎ接合容量金付カ目されるため、使用するにあたり制限
が生じる。また第１図に示す購盗より寄生容量が大さく
なり、基板容（辻とコンデンサ容量の割合が大きくなる
だめ高周波特性が力比する問題がある。さらに、第１図
に示す構造は、コンデンサ領域部間ロ後全面シリコン窒
化膜２６を成長させ、これをコンデンサの誘電体膜に使
用するためにコンデンサ領域のみシリコン窒化膜を部分
的に残すためのマスクを必要になり製造プロセスが複雑
になる。また、ＩＣ内にコンデンサとトランジスタを使
用した回路構成をする場合、各々の個別装置をアルミニ
ウム成極で接続する必要があるためチップ面積が増力コ
し、集積度が低下する問題があった。
Ｎ接合容量金付カ目されるため、使用するにあたり制限
が生じる。また第１図に示す購盗より寄生容量が大さく
なり、基板容（辻とコンデンサ容量の割合が大きくなる
だめ高周波特性が力比する問題がある。さらに、第１図
に示す構造は、コンデンサ領域部間ロ後全面シリコン窒
化膜２６を成長させ、これをコンデンサの誘電体膜に使
用するためにコンデンサ領域のみシリコン窒化膜を部分
的に残すためのマスクを必要になり製造プロセスが複雑
になる。また、ＩＣ内にコンデンサとトランジスタを使
用した回路構成をする場合、各々の個別装置をアルミニ
ウム成極で接続する必要があるためチップ面積が増力コ
し、集積度が低下する問題があった。
本発明の目的は、コンデンサの寄生直列抵抗・容量を小
さくし、単位面積あたりの基板容量とコンデンサ容量の
割合を大きくし高周波特性のすぐれたコンデンサを得る
とともにチップ面積を増加させず集積度を向上でき構造
を提供することにある。
さくし、単位面積あたりの基板容量とコンデンサ容量の
割合を大きくし高周波特性のすぐれたコンデンサを得る
とともにチップ面積を増加させず集積度を向上でき構造
を提供することにある。
上記の目的は、コンデンサの一電極でちる導電型多結晶
シリコンの引き出し電極と導電型多結晶シリコンベース
框極購造を有する５ＩＣＯ８型トランジスタのベース電
極とを共有することにより、個別装置を接続するアルミ
ニウム配線を不要となり、さらに前記導電型多結晶シリ
コン層上を金属半導体合金層を形成する（シリサイド形
成）する技術を採用することにより達成される。
シリコンの引き出し電極と導電型多結晶シリコンベース
框極購造を有する５ＩＣＯ８型トランジスタのベース電
極とを共有することにより、個別装置を接続するアルミ
ニウム配線を不要となり、さらに前記導電型多結晶シリ
コン層上を金属半導体合金層を形成する（シリサイド形
成）する技術を採用することにより達成される。
ＩＣ内に構成された広帯域増幅器回路において、回路性
能を決める周波数帯域は、トランジスタ。
能を決める周波数帯域は、トランジスタ。
抵抗の寄生容量２よびコンデンサのピーキング容量の寄
生直列抵抗、アルミニウム配線容ｉｔテ決する。そのた
めには１ トランジスタを高性能化するとともに抵抗、
容量の寄生成分（寄生容量、寄生抵抗）を低減すること
により、高周波帯域まで動作する。特に、アルミニウム
配線容量や回路の寄生容量を低減させるためには、集積
度を向上してチップ面積を小さくすることが望ましい。
生直列抵抗、アルミニウム配線容ｉｔテ決する。そのた
めには１ トランジスタを高性能化するとともに抵抗、
容量の寄生成分（寄生容量、寄生抵抗）を低減すること
により、高周波帯域まで動作する。特に、アルミニウム
配線容量や回路の寄生容量を低減させるためには、集積
度を向上してチップ面積を小さくすることが望ましい。
また。
コンデンサの性能を決める損失係数（Ｄ＝２πｆｌＬｃ
）が小さいほど高周波帯域まで動作する。そのためには
、コンデンサの容量と寄生直列抵抗を小さくすることが
望ましい、しかし、コンデンサの容量は回路定数で決ま
る有限値であるため、寄生直列抵抗を小さくすると損失
係数が小さくなり動作マージンが大きくなるので高周波
帯域で誤＠作することがない。
）が小さいほど高周波帯域まで動作する。そのためには
、コンデンサの容量と寄生直列抵抗を小さくすることが
望ましい、しかし、コンデンサの容量は回路定数で決ま
る有限値であるため、寄生直列抵抗を小さくすると損失
係数が小さくなり動作マージンが大きくなるので高周波
帯域で誤＠作することがない。
以下、本発明の実施例１を第１図により詳細に説明する
。特開昭５６−００１５５６には側壁ベース電極構造ト
ランジスタ（ＳＩＣ０８ｍ トランジスタ）の製法が記
載されているが、半導体基板ｌ上に熱酸化で酸化膜２を
形成した後、凸部のトランジスタ領域１１を形成し、凸
部１ｔ、！Ｉ壁に多結晶／リコン層３を形成した構造と
なる（ａ）。この後、シリコン窒化膜をマスクにして多
結晶シリコン層３の不要部分を熱酸化膜４【て変え、シ
リコン窒化膜を熱りん酸で除去し、トランジスタや抵抗
を作るためのボロンをイオン打込み法により多結晶シリ
コン層３に不純物を導入する。この後、熱酸化で多結晶
シリコン層３上に熱酸化膜６を形成すると、多結晶シリ
コン層３からＮ型エピタキシャル層１１ヘボロン拡散さ
れ、トランジスタの多結晶引き出し電極Ｐ散拡散層１２
が形成される（ｂ）。この後、ホトエツチング法を用い
てコンデンサ部分のみの酸化膜をフッ酸でエツチングし
、ＣＶＤ法でシリコン窒化膜７を５００人くらい形成す
る（Ｃ）。この後。
。特開昭５６−００１５５６には側壁ベース電極構造ト
ランジスタ（ＳＩＣ０８ｍ トランジスタ）の製法が記
載されているが、半導体基板ｌ上に熱酸化で酸化膜２を
形成した後、凸部のトランジスタ領域１１を形成し、凸
部１ｔ、！Ｉ壁に多結晶／リコン層３を形成した構造と
なる（ａ）。この後、シリコン窒化膜をマスクにして多
結晶シリコン層３の不要部分を熱酸化膜４【て変え、シ
リコン窒化膜を熱りん酸で除去し、トランジスタや抵抗
を作るためのボロンをイオン打込み法により多結晶シリ
コン層３に不純物を導入する。この後、熱酸化で多結晶
シリコン層３上に熱酸化膜６を形成すると、多結晶シリ
コン層３からＮ型エピタキシャル層１１ヘボロン拡散さ
れ、トランジスタの多結晶引き出し電極Ｐ散拡散層１２
が形成される（ｂ）。この後、ホトエツチング法を用い
てコンデンサ部分のみの酸化膜をフッ酸でエツチングし
、ＣＶＤ法でシリコン窒化膜７を５００人くらい形成す
る（Ｃ）。この後。
多結晶シリコン層８を成長する。この後、９んもしくは
ヒ素拡散により多結晶シリコン層８に不純物を導入し、
ホトエツチング法を用いてコンデンサ部分に多結晶シリ
コン・′−８を残すようにエツチングする（ｄ）。この
後、コンタクトＰＲを行ないアルミニウム蒸着でＩＣの
配線を形成するとともにシリコン窒化膜７上の多結晶シ
リコン層８上にアルミニウムでコンデンサの一方の電１
ｆｉｌｏを形成する。他方の電極である多結晶シリコン
ｆＮ ３はアルミニウム電極９で引き出されている（ｅ
）。ここで。
ヒ素拡散により多結晶シリコン層８に不純物を導入し、
ホトエツチング法を用いてコンデンサ部分に多結晶シリ
コン・′−８を残すようにエツチングする（ｄ）。この
後、コンタクトＰＲを行ないアルミニウム蒸着でＩＣの
配線を形成するとともにシリコン窒化膜７上の多結晶シ
リコン層８上にアルミニウムでコンデンサの一方の電１
ｆｉｌｏを形成する。他方の電極である多結晶シリコン
ｆＮ ３はアルミニウム電極９で引き出されている（ｅ
）。ここで。
コンデンサの他方の電極である多結晶シリコン層３は、
トランジスタの多結晶シリコンベース電極と共有されて
ｂる。
トランジスタの多結晶シリコンベース電極と共有されて
ｂる。
次に１本発明の実施例２と第２図でより説明する。半導
体基板１上にＭｄ化で酸化膜２を形成した後、多結晶シ
リコン層３を成長する（ａ）。この後シリコン窒化膜を
マスクにして多結晶シリコン層３の不要部分を熱酸化膜
に変え、熱酸化膜４で囲まれた多結晶シリコン部分３を
作る（ｂ）５ボロン拡散によシ多結晶シリコン層３に不
純物を導入し。
体基板１上にＭｄ化で酸化膜２を形成した後、多結晶シ
リコン層３を成長する（ａ）。この後シリコン窒化膜を
マスクにして多結晶シリコン層３の不要部分を熱酸化膜
に変え、熱酸化膜４で囲まれた多結晶シリコン部分３を
作る（ｂ）５ボロン拡散によシ多結晶シリコン層３に不
純物を導入し。
白金を蒸看後０２雰囲気中でシンターし、酸化膜４上の
白金を王水で除去すると多結晶シリコン層３上に白金シ
リサイドノー５が形成される（Ｃ）。ＣＶＤ法で酸化膜
６を成長した銑、コンデンサ部分のみ酸化膜を除去し、
シリコン窒化膜７を５００人くらい形成する（ｄ）。こ
の後、ＣＶＤ法で多結晶シリコン層を全面に成長させ、
りんまたはヒ素拡散により不純物を導入し、ホトエツチ
ング法を用いてコンデンサの部分のみ多結晶シリコン層
８を残すようにエツチングする（ｅ）。この後、コンタ
クトＰＲを行ないアルミニウム蒸着でＩＣの配線を形成
するとともにシリコン窒化膜７上の多結晶シリコン層８
上にアルばニウムでコンデンサの一方の電極１０を形成
する。他方の電極でちる白金シリサイド層５はアルミニ
ウム′成極で引き出されている（ｆ）。なお、実施例２
ではコンデンサとトランジスタは分離された購造である
が、白金シリサイド層は、トランジスタのベース電極と
共有してもよい。また、金属半導体合金層として、白金
シリサイドを用いているが、他の金属半導体合金層でも
かまわない。
白金を王水で除去すると多結晶シリコン層３上に白金シ
リサイドノー５が形成される（Ｃ）。ＣＶＤ法で酸化膜
６を成長した銑、コンデンサ部分のみ酸化膜を除去し、
シリコン窒化膜７を５００人くらい形成する（ｄ）。こ
の後、ＣＶＤ法で多結晶シリコン層を全面に成長させ、
りんまたはヒ素拡散により不純物を導入し、ホトエツチ
ング法を用いてコンデンサの部分のみ多結晶シリコン層
８を残すようにエツチングする（ｅ）。この後、コンタ
クトＰＲを行ないアルミニウム蒸着でＩＣの配線を形成
するとともにシリコン窒化膜７上の多結晶シリコン層８
上にアルばニウムでコンデンサの一方の電極１０を形成
する。他方の電極でちる白金シリサイド層５はアルミニ
ウム′成極で引き出されている（ｆ）。なお、実施例２
ではコンデンサとトランジスタは分離された購造である
が、白金シリサイド層は、トランジスタのベース電極と
共有してもよい。また、金属半導体合金層として、白金
シリサイドを用いているが、他の金属半導体合金層でも
かまわない。
本実施例によれば、基板容量とコンデンサ容量比が大き
く直列抵抗の小さな高性能コンデンサを得られる。また
、コンデンサの引き出し電極とトランジスタの多結晶シ
リコンベース電極とが共有することによシチツプ面積を
増加することなく集積度を向上する効果がある。
く直列抵抗の小さな高性能コンデンサを得られる。また
、コンデンサの引き出し電極とトランジスタの多結晶シ
リコンベース電極とが共有することによシチツプ面積を
増加することなく集積度を向上する効果がある。
本発明によれば、コンデンサの引き出し電極とトランジ
スタの多結晶シリコンベース電極と全共有できるのでＩ
Ｃ内の配線を不要となシ、チップ官積を増加することな
く集積度を向上することができる。また、コンデンサの
引き出し′電極の多結晶シリコン上にシリサイド層を設
けることにより。
スタの多結晶シリコンベース電極と全共有できるのでＩ
Ｃ内の配線を不要となシ、チップ官積を増加することな
く集積度を向上することができる。また、コンデンサの
引き出し′電極の多結晶シリコン上にシリサイド層を設
けることにより。
多結晶シリコン抵抗を１／１０以下にできるため直列抵
抗を低減できるので高周波特性のすぐれた高性能コンデ
ン＋ｊｅ−得ることができる。
抗を低減できるので高周波特性のすぐれた高性能コンデ
ン＋ｊｅ−得ることができる。
第１図（ａ）ないし第１図（ｅ）および第２図（ａ）な
いし第２図（ｆ）は、それぞれ本発明の異なる実施例を
示す工程断面図、第３図および第１図は夫々従来装置の
断面図である。 １・・・半導体基板、２，４．６・・・酸化膜、３，８
・・・多結晶シリコン層、５・・・ソリサイド層、７・
・・シリコン窒化膜、９．１０・・・アルミニウム電極
。
いし第２図（ｆ）は、それぞれ本発明の異なる実施例を
示す工程断面図、第３図および第１図は夫々従来装置の
断面図である。 １・・・半導体基板、２，４．６・・・酸化膜、３，８
・・・多結晶シリコン層、５・・・ソリサイド層、７・
・・シリコン窒化膜、９．１０・・・アルミニウム電極
。
Claims (1)
- 【特許請求の範囲】 １、半導体基板上にフィールド酸化膜と第１導電型多結
晶半導体層を有する領域と、第１導電型多結晶半導体層
上にシリコン窒化膜を有する領域と、この窒化膜上に第
２導電型多結晶半導体層を有する領域を設け、前記第１
導電型多結晶半導体層はトランジスタの導電型多結晶半
導体引き出しベース層となる領域と共有された構造を有
することを特徴とする半導体集積回路装置。 ２、前記第１導電型多結晶半導体層上に金属半導体合金
層を形成した領域を有し、前記第１導電型多結晶半導体
層ないし金属半導体合金層はコンデンサの一電極であり
、前記シリコン窒化膜はコンデンサの誘電体膜であるこ
とを特徴とする特許請求の範囲第１項記載の半導体集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61207850A JPS6364356A (ja) | 1986-09-05 | 1986-09-05 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61207850A JPS6364356A (ja) | 1986-09-05 | 1986-09-05 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6364356A true JPS6364356A (ja) | 1988-03-22 |
Family
ID=16546562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61207850A Pending JPS6364356A (ja) | 1986-09-05 | 1986-09-05 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6364356A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736776A (en) * | 1994-03-01 | 1998-04-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
-
1986
- 1986-09-05 JP JP61207850A patent/JPS6364356A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736776A (en) * | 1994-03-01 | 1998-04-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| US6096619A (en) * | 1994-03-01 | 2000-08-01 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device comprising a capacitor with an intrinsic polysilicon electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0123949B2 (ja) | ||
| JPS62237754A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS6364356A (ja) | 半導体集積回路装置 | |
| US3975818A (en) | Method of forming closely spaced electrodes onto semiconductor device | |
| US5843828A (en) | Method for fabricating a semiconductor device with bipolar transistor | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JPS632375A (ja) | 半導体記憶装置の製造方法 | |
| JPS60164356A (ja) | 半導体装置 | |
| JP3475107B2 (ja) | 半導体装置の製造方法 | |
| JP3124595B2 (ja) | 半導体受動素子とその製造方法 | |
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| KR100200924B1 (ko) | 활성 영역의 전기적 연결을 위한 반도체 장치의 제조방법 | |
| JPH07142702A (ja) | バイポーラトランジスタ生成方法 | |
| JPH05198747A (ja) | 半導体装置の製造方法 | |
| KR20030011706A (ko) | 고주파 반도체 소자 및 그 제조 방법 | |
| JPH07221190A (ja) | 半導体集積回路装置 | |
| JP2000216254A (ja) | 半導体装置の製造方法 | |
| JPS6336567A (ja) | 半導体装置及びその製造方法 | |
| JPS60145649A (ja) | 半導体集積回路装置の製造方法 | |
| WO1992014262A1 (en) | Semiconductor structure and method for making same | |
| JPS62177957A (ja) | 半導体集積回路装置 | |
| JPH01123472A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPS6384065A (ja) | 半導体装置の製造方法 | |
| JPS6365664A (ja) | 半導体集積回路の製造方法 |