JPS6365488A - 文字コ−ド列の文字パタ−ン列への変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 空白コードと文字コードとが複数配列された文字コード
列から文字コードとこの文字コードの文字コード列中で
の順番とを取出し、予めこの文字コード列の順番ごとに
割当てられた記憶領域にこの文字コードから変換された
文字パターンを格納し、これら記憶領域をその文字コー
ド列内の順番にしたがって読出すことにより、空白コー
ドについては文字パターンへの変換を行うことなく、文
字コードのみを文字パターンに変換することによって、
文字コード列を文字パターン列に変換するようにした。

〔産業上の利用分野〕

本発明は、空白を含む文字列の空白および文字をコード
化して伝送する高機能ファクシミリ、ディスプレー装置
あるいはプリンタなどにおいて、コード化された文字列
データを文字列パターンに変換する方式に関する。

〔従来の技術〕

コード化された文字を例えばディスプレイなどにパター
ンとして出力する場合にはその文字コードをその文字の
パターンを示すビットパターンに変換して表示を行うよ
うにされており、文字列を伝送する場合に、この文字列
中に空白があればこの空白も他の文字と同一の大きさの
空白文字として特定の空白コードを割当て、文字列中の
他の文字の文字コードとともに文字コード列を構成して
伝送することが行われている。

〔発明が解決しようとする問題点〕

上記のように、従来は文字列を伝送する際にこの文字列
中の空白についても空白コードとして伝送して、受信側
では他の文字と同様の処理、すなわち、この空白コード
をすべてブランクのパターンに変換する処理を行ってい
た。このため、多くのスペースを含み出力する文字パタ
ーンが少ない文字列であっても、空白を含まない文字列
についての文字コード−パターン変換の処理時間と同一
の処理時間を要するという欠点があった。

〔問題点を解決するための手段〕

第１図は本発明の詳細な説明する図であり、文字コード
とその文字コードの文字コード列中の順番とを対応させ
て書き込むファーストインファーストアウトメモリ１と
、上記文字コード列中から空白コードを検出したときに
上記ファーストインファーストアウトメモリへの書込み
を禁止する空白コード検出器２と、上記ファーストイン
ファーストアウトメモリから読出された文字コードを対
応する文字パターンに変換する文字パターン発生器３と
、前記文字コード列中の順番に対応してそれぞれ割当て
られた複数の文字パターン格納領域４１〜４ｍを有する
とともにこれら格納領域を文字コード列中の順番にした
がって順次読出すパターン記憶装置４とからなる。

〔作　用〕

文字コードおよび空白コードのｍ個からなる文字コード
列をファーストインファーストアウトメモリ１の入力端
子に供給するとともに空白コード検出器２に供給し、こ
の供給されたコードが空白コードであればこのファース
トインファーストアウトメモリ１への書込みを禁止する
が、このコードが文字コードであればその文字コードと
文字コード列中の順番とを対応させてこのファーストイ
ンファーストアウトメモリ１に書込む。

このファーストインファーストアウトメモリ１から読出
された文字コードは例えばリードオンリメモリのごとき
文字バクーン発生器３により文字パターンに変換され、
この文字コードに対応してファーストインファーストア
ウトメモリに記憶されていた文字順番により指定された
パターン記憶装置４の格納位置４ｉ　、４２　ｒ　　−
・４ｍに書込まれる。

このパターン記憶装置４はリセットされたときに各ビッ
トに空白を示す例えば′０”が書込まれるものであり、
上記文字パターン発生器３から例えば黒を示す“１”が
入力されたビットにより所要の文字パターンを形成する
。したがって、このパターン記憶装置４を文字コード列
中の文字順番にしたがって読出せば、文字コードのあっ
た位置にはこの文字コードから変換された文字パターン
が、また空白コードのあった位置にはこのパターン記憶
装置のリセット時に書込まれた空白が出力され、文字コ
ード列がこれに対応する文字バクーン列に変換されたこ
とになる。なお、この第１図では、上記の書込みおよび
読出しの際の動作を説明する便宜上、パターン記憶装置
４の書込・続出アドレスを切換えるためのセレクタ５を
例示しである。

また、文字パターンが例えば２４Ｘ２４などの画素によ
り構成される場合には、最上段の２４の画素を１〜ｍの
各文字パターンについて読出し、この読出しが終了して
から２段目の２４画素を１〜ｍの各文字パターンから読
出し、これを２４回繰り返すことによって文字コード列
に対応する１列の文字パターンを再生することができる
。

〔実施例〕

第２図は本発明の実施例の構成を示すブロック図であり
、以下説明の便宜上、１行が１２文字、文字パターンが
縦８ドツト×横７ドツトで構成されているものとして説
明する。なお、この第２図のファーストインファースト
アウトメモリ１、空白コード検出器２、文字パターンＲ
ＯＭ３およびパターン記憶装置４はそれぞれ第１図のフ
ァーストインファーストアウトメモリ１、空白コード検
出器２、文字バクーン発生器３およびパターン記憶装置
４に対応するものであるから、両者には同一の符号を付
しである。

文字コード列は第３図（ａ）に示すように、文字列の１
行に相当する１２文字分の文字コードを１単位として、
コード処理クロック（第３図う））に同期して１コード
処理クロツクごとに文字コード（Ｃ）あるいは空白コー
ド（ＮｔＪＬ）１つの割合でファーストインファースト
アウトメモリ１の入力端子に供給される。

計数器５は１行の文字数に相当する０〜１１を繰り返し
計数するものであり、人力した文字コード列の開始に同
期して計数を開始するのでその計数値は、そのときファ
ーストインファーストアウトメモリ１０入力端子に印加
されている文字コードあるいは空白コードの文字コード
列内の順番を示す数値となり、空白コード検出器２が空
白コードを検出していなければ、すなわち文字コードで
あればコード処理クロックをアンド回路６から上記ファ
ーストインファーストアウトメモリ１の書込クロックと
して供給し、このファーストインファーストアウトメモ
リ１の入力端子に供給されている文字コードと上記計数
器５からの文字コード列内での順番を対応させてこのフ
ァーストインファーストアウトメモリに書込む。

このとき、入力されたコードが空白コードであると、空
白コード検出器２の出力は“ｌ”になってアンド回路６
は遮断状態となり、ファーストインファーストアウトメ
モリ１には書込みクロックが供給されないので、空白コ
ードおよびその文字順番はこのファーストインファース
トアウトメモリ１に書込まれない。

また、改行を示すコードが到来すると、改行検出器１０
は前記計数器５をリセットし、コード処理クロックをＯ
から計数し始めるので、この計数器５は常にその行での
文字コードの順番を計数することになる。

文字パターン読出信号が入力されると、ファーストイン
ファーストアウトメモリ１から上記文字コードが読出さ
れ、この文字コードは文字コードを文字パターンに変換
する文字パターンＲＯＭ　３のアドレスとして与えられ
てその出力側に文字パターンが出力される。第５図に「
イ」の文字パターンを例示したように、文字パターンは
先に述べたように縦８ドツト×横７ドツトで構成される
ものとしであるから、第４図に示すようにパターン処理
クロック１つごとに文字パターンの縦方向に相当する０
〜７の８ビツトデークが上記文字パターンＲＯＭ３から
読出され、したがって７つのパターン処理クロック期間
に１つの文字パターンが読出される。

この文字パターンＲＯＭ３から読出された文字パターン
をパターン記憶装置４に記憶させる例を第５図によりさ
らに詳細に説明すると、前記ファーストインファースト
アウトメモリ１に計数器５の計数値として記憶された文
字順番は上記文字コードと同時に読出されてパターン記
憶装置４の記憶アドレスを指定するデコーダ７に印加さ
れ、１行の文字数とその順番に対応して設けられたパタ
ーン記憶装置の記憶領域４１　＊　４２　、・・・・・
・４１２を選択するためのアドレスの上位桁０１〜１２
として使用される。

このアドレスの下位桁は、文字パターンＲＯＭ３から文
字パターンが出力されると同時に計数開始信号Ｓが７進
計数器８に印加され、この７進計数器８が文字パターン
の横方向の桁数に相当するパターン処理クロックを計数
することにより生成し、この計数値は上記デコーダ７に
印加されてパターン記憶装置４の記憶アドレスの下位桁
として用いられる。

さらに第３図および第５図により具体的に説明すると、
第３図（ａ）は１〜１２の１２個のコードからなる文字
コード列を示しており、１．８および１２番目のコード
は空白コードであり、２〜７および９〜１１番目のコー
ドＣ２〜Ｃ７およびＣ９〜Ｃ１ｌはいずれも文字コード
であり、この文字コードＣ２ｒ　Ｃ３＊　Ｃｏ　＋　Ｃ
１ｏおよびＣ１１はそれぞれ第５図に示したようにＡ、
Ｂ、ア、イおよびつを示す文字コードであるとする。

今、この文字コード列の第１０番目の文字コードＣ１ｏ
および文字順番“１０”がファーストインファーストア
ウトメモリ１から読出されたとすると、これと同時に文
字パターンＲＯＭ３から計数開始信号が７進計数器８に
印加され、上記文字順番とともにデコーダ７に供給され
てパターン記憶装置４の記憶アドレスを文字順番で定め
られた１０を上位桁、７進計数器８の計数値を下位桁と
した１００〜１０６として７つのパターン処理クロック
期間にこのデコーダ７から順次出力させ、１つのパター
ン処理クロック期間に文字パターンの縦の列のドツトパ
ターンに相当する８ビツトデータを順次記憶させて、記
憶領域４１０にこの文字コードＣＩＯで指定された“イ
”のパターンを記憶させる。

上記のようにして、第５図に示したように１行分の文字
パターンがパターン記憶装置４に記憶された後、この記
憶装置のアドレスを０１０〜０１６．０２０〜０２６　
・・・１２０〜１２６と順次切換えてその最上位桁のビ
ットを読出し、つぎにアドレスを上記のように順次切換
えて２桁目のビットを読出し、これを文字パターンの縦
に相当する８回繰り返すことにより１行分の文字列パタ
ーンを発生することができる。

なお、この実施例では１行分の記録容量を有するパター
ンメモリについて説明したが、本発明はこのパターンメ
モリの容量あるいは文字パターンのドツト数により限定
されるものではなく、第５図の記憶するビット位置を８
ビツトずつ順次切換えて記憶させることにより複数の行
からなる１つの画面をパターン記憶装置上に構成し、グ
ラフィック画面を表示するために従来から行われている
ビデオメモリの読出し技術を適用することにより、陰極
線管ディスプレイなどにパターン記１澄装置上の画面パ
ターンを表示することができる。

〔発明の効果〕

本発明によれば、文字コード列中の空白コードについて
は文字パターンへの変換処理を行うことなく有効な文字
コードのみをパターンに変換すれば足りるので、処理が
容易になるばかりでなくその処理に要する時間を著しく
短縮できるという格別の効果を達成し得るものである。

【図面の簡単な説明】

第１図は本発明の詳細な説明する図、第２図は実施例の
ブロック図、第３図は実施例における文字コード列を示
す図、第４図は文字パターン出力のタイムチャート、第
５図は実施例のパターン記憶装置の記憶内容を示す図で
ある。 １はファーストインファーストアウトメモリ、２は空白
コード検出器、３は文字パターン発生器、４はパターン
記憶装置である。 ナイバ９−ン 扉　譚　１ス 第１図 一一１行ブ丁数１２官−ｊ 百Ｎ＋！！４１１２３４５６７８９　＋ｏｔ＋＋２．’
蜜　右上　イケ°Ｊｒ−３′・ブｉ客コートジ・」第３
０ １文丁のえ丁ハ６ダーン Ｚ　ＩｔＸ：ターン飲力の９４ムチイーＹ第４図

Claims (1)

1. 【特許請求の範囲】 空白を示す空白コードと文字を示す文字コードとが複数
   配列された文字コード列を、これらコードの配列に対応
   した空白を含む文字パターン列に変換するための変換方
   式において、 文字コードとその文字コードの文字コード列中の順番と
   を対応させて書き込むファーストインファーストアウト
   メモリ（１）と、上記文字コード列中から空白コードを
   検出したときに上記ファーストインファーストアウトメ
   モリへの書込みを禁止する空白コード検出器（２）と、
   上記ファーストインファーストアウトメモリから読出さ
   れた文字コードを対応する文字パターンに変換する文字
   パターン発生器（３）と、前記文字コード列中の順番に
   対応してそれぞれ割当てられた複数の文字パターン格納
   領域（４＿１〜４＿ｍ）を有するとともにこれら格納領
   域を文字コード列中の順番にしたがって順次読出すパタ
   ーン記憶装置（４）とを備え、 文字コード列から文字コードとこの文字コードの文字コ
   ード列中の順番とを対応させて上記ファーストインファ
   ーストアウトメモリに記憶させ、このファーストインフ
   ァーストアウトメモリから読出された文字コードから変
   換された文字パターンをその文字コードの文字コード列
   中の順番に割当てられたパターン記憶装置の格納領域に
   格納するとともに、この格納領域を文字コード列中の順
   番にしたがって順次読出すことにより文字コード列を文
   字パターン列に変換するようにしたことを特徴とする文
   字コード列の文字パターン列への変換方式。