JPS6365633A - 半導体装置用フイルムキヤリア - Google Patents
半導体装置用フイルムキヤリアInfo
- Publication number
- JPS6365633A JPS6365633A JP61209248A JP20924886A JPS6365633A JP S6365633 A JPS6365633 A JP S6365633A JP 61209248 A JP61209248 A JP 61209248A JP 20924886 A JP20924886 A JP 20924886A JP S6365633 A JPS6365633 A JP S6365633A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- film
- lead
- film carrier
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈従来の技術〉
半導体素子の実装技術においては、一定水準以トの性能
を持つ製品を高速で量産するために、自動化が図られて
いる。
を持つ製品を高速で量産するために、自動化が図られて
いる。
この自動化を目的として開発されたもののへ一つに、長
尺のスプロケットホール付きフィルムキャリアにワイヤ
レスボンディングにより半導体素子（以下ＩＣチップと
いう）を連続的に組み込んでゆくフィルムキャリア方式
（Ｔａｐｅ Ａｕｔｏｍａｔ、ｅｄｔｌｏｎｄｉｎｇ（
ＴＡＢと略称される））がある。
尺のスプロケットホール付きフィルムキャリアにワイヤ
レスボンディングにより半導体素子（以下ＩＣチップと
いう）を連続的に組み込んでゆくフィルムキャリア方式
（Ｔａｐｅ Ａｕｔｏｍａｔ、ｅｄｔｌｏｎｄｉｎｇ（
ＴＡＢと略称される））がある。
このフィルムキャリア方式は、ＩＣチップ上に形成され
た微小の電極にフィルムキャリア上の対応するインナー
リードを、加熱されたボンディングツールにより熱圧着
し、インナーリードボンディング（ギヤングボンディン
グ）を行う。この熱圧着操作は、ボンディングツールの
上下運動、フィルムキャリアの送りおよびＩＣチップを
列状に配置したＩＣチップホルダーの送り等を連動さこ
のフィルムキャリア方式に用いられるフィルムキャリア
は、通常ポリイミド樹脂、ポリエステル樹脂等の可とう
性の絶縁フィルムにデバイスホールやスプロケットホー
ル等の必要なｎ通孔を打ち抜きにより形成し、そのフィ
ルムに銅箔を貼着し、次いで該銅箔にフォトレジストを
塗布、乾燥し所定パターンのフォトマスクを通して露光
し、現像して所定のパターン形状のフォトレジスト層を
形成した後、前記フォトレジスト層をマスクとしてエツ
チングを行い、所望の銅箔パターンによるリードを形成
する方法により製造される。
た微小の電極にフィルムキャリア上の対応するインナー
リードを、加熱されたボンディングツールにより熱圧着
し、インナーリードボンディング（ギヤングボンディン
グ）を行う。この熱圧着操作は、ボンディングツールの
上下運動、フィルムキャリアの送りおよびＩＣチップを
列状に配置したＩＣチップホルダーの送り等を連動さこ
のフィルムキャリア方式に用いられるフィルムキャリア
は、通常ポリイミド樹脂、ポリエステル樹脂等の可とう
性の絶縁フィルムにデバイスホールやスプロケットホー
ル等の必要なｎ通孔を打ち抜きにより形成し、そのフィ
ルムに銅箔を貼着し、次いで該銅箔にフォトレジストを
塗布、乾燥し所定パターンのフォトマスクを通して露光
し、現像して所定のパターン形状のフォトレジスト層を
形成した後、前記フォトレジスト層をマスクとしてエツ
チングを行い、所望の銅箔パターンによるリードを形成
する方法により製造される。
また、ＩＣチップ■の電極上に設けられた静バンブとＡ
ｕ〜Ｓｎ共晶接合せしめるために、銅箔り−ドの表面に
Ｓｎめっき（通常０．ｔ〜０．５Ｐ厚の無電解錫めっき
）が施されることもある。
ｕ〜Ｓｎ共晶接合せしめるために、銅箔り−ドの表面に
Ｓｎめっき（通常０．ｔ〜０．５Ｐ厚の無電解錫めっき
）が施されることもある。
しかしながら、このようなフィルムキャリアにはＩＣパ
ッケージへの組立工程または電子部品の実用時において
、以下のような問題点が生じる。
ッケージへの組立工程または電子部品の実用時において
、以下のような問題点が生じる。
（１） リードの機械的強度が不足し、フィルムキャリ
アの製造時またはＩＣパッケージの組立時の取扱いにお
いて、リードの曲りや断線が生じ、歩留りを低下させる
。
アの製造時またはＩＣパッケージの組立時の取扱いにお
いて、リードの曲りや断線が生じ、歩留りを低下させる
。
（２）銅箔リードにｂｂす５口めっきは、通常厚さ０．
１〜０．５−と薄いために、ウィスカー（「ヒゲ」と呼
ばれる針状結晶）が異常な早さで成長する（通学室内放
置で２週間以内）。
１〜０．５−と薄いために、ウィスカー（「ヒゲ」と呼
ばれる針状結晶）が異常な早さで成長する（通学室内放
置で２週間以内）。
（３）リードの強度が不足し、実用時の湿度サイクルに
よりリードに熱応力が付加し断線が生ずる。
よりリードに熱応力が付加し断線が生ずる。
（４）ギヤングボンディング前の取扱いにおいて、リー
ドの曲り、変形が生じ易い（例えばリードの浮き七がり
、沈みこみ、横方向の移動等）。
ドの曲り、変形が生じ易い（例えばリードの浮き七がり
、沈みこみ、横方向の移動等）。
（５）最終的な樹脂封止時に腐食生成物の作用によりリ
ードの腐食、および応力腐食破断の危険性かある。
ードの腐食、および応力腐食破断の危険性かある。
（６）フィルムと銅箔リードとの密着性が悪く、エツチ
ングによりリードを形成する際等にリートがフィルムか
ら剥離することがあり、歩留りが低下する。そのため、
フィルムキャリアのリードパターンを微細化することが
できず、高密度多ピン化に対応できない。
ングによりリードを形成する際等にリートがフィルムか
ら剥離することがあり、歩留りが低下する。そのため、
フィルムキャリアのリードパターンを微細化することが
できず、高密度多ピン化に対応できない。
このような欠点によりＩＣパッケージの信頼性の低下を
招いていた。
招いていた。
〈発明が解決しようとする問題点〉
本発明の目的は、卜述した従来技術の欠点を解消し、フ
ィルムキャリアのリードの機械的強度の増加、リードの
ウィスカーの発生防止およびリードの剥離強度の増加を
図ることによりＩＣパッケージの信頼性を向上すること
ができる半導体フィルムキャリアを提供する。
ィルムキャリアのリードの機械的強度の増加、リードの
ウィスカーの発生防止およびリードの剥離強度の増加を
図ることによりＩＣパッケージの信頼性を向上すること
ができる半導体フィルムキャリアを提供する。
く問題点を解決するための手段〉
このような目的は、以下の本発明によって達成される。
即ち、本発明は、可とう性絶縁フィルム上に所望のパタ
ーンの導体膜を貼着し、リードを形成してなる半導体装
置用フィルムキャリアにおいて、前記導体膜は、銅箔の
表面に厚さ０．３〜５戸のＮｉまたはＮｉ系合金めっき
を施したものであることを特徴とする半導体装置用フィ
ルムキャリアを提供するものである。
ーンの導体膜を貼着し、リードを形成してなる半導体装
置用フィルムキャリアにおいて、前記導体膜は、銅箔の
表面に厚さ０．３〜５戸のＮｉまたはＮｉ系合金めっき
を施したものであることを特徴とする半導体装置用フィ
ルムキャリアを提供するものである。
この発明において、銅箔の表面に施すＮｉ系合金めっき
は、Ｓｎ−Ｎｉ合金めっきであるのがよい。
は、Ｓｎ−Ｎｉ合金めっきであるのがよい。
また、可とう性絶縁フィルム上に所望のパターンの導体
膜を貼着し、リードを形成してなる゛１体装置用フィル
ムキャリアにおいて、前記導体１摸は、銅箔の表面に厚
さ０．３〜５−のＮｉまたはＮｉ系合金め７きを施し、
さらにその上にＳｎめっきを施したものであることを特
徴とする半導体装置用フィルムキャリアを提供するもの
である。
膜を貼着し、リードを形成してなる゛１体装置用フィル
ムキャリアにおいて、前記導体１摸は、銅箔の表面に厚
さ０．３〜５−のＮｉまたはＮｉ系合金め７きを施し、
さらにその上にＳｎめっきを施したものであることを特
徴とする半導体装置用フィルムキャリアを提供するもの
である。
以Ｆ、本発明の半導体装置用フィルムキャリアを添ｆ・
１図面に示す好適実施例について詳細に説明する。
１図面に示す好適実施例について詳細に説明する。
第１図は、本発明の半導体装置用フィルムキャリア！の
部分平面図である。同図に示すように、フィルムヤリア
１は、ポリイミド樹脂、ポリエチレン樹脂、ポリエステ
ル樹脂、可とう性エポキシ樹脂等の樹脂類や、紙類等の
可とう性、絶縁性を有する材料で構成されるフィルム２
」二に所望のパターンの導体膜によるり−ト５が接着剤
等により１１古着さ打ている。
部分平面図である。同図に示すように、フィルムヤリア
１は、ポリイミド樹脂、ポリエチレン樹脂、ポリエステ
ル樹脂、可とう性エポキシ樹脂等の樹脂類や、紙類等の
可とう性、絶縁性を有する材料で構成されるフィルム２
」二に所望のパターンの導体膜によるり−ト５が接着剤
等により１１古着さ打ている。
フィルムキャリア１には、中央部付近にＩＣチップ９を
マウントするためのデバイスホール４が形成されている
とともに、両側端に沿ってフィルム送りのギヤー（スプ
ロケット）がかみ込むためのスプロケットホール３が形
成されている。なお、フィルムキャリアは通常長尺物で
あるが、第１図には、１個のＩＣチップを装着する１単
位が部分的に示されている。
マウントするためのデバイスホール４が形成されている
とともに、両側端に沿ってフィルム送りのギヤー（スプ
ロケット）がかみ込むためのスプロケットホール３が形
成されている。なお、フィルムキャリアは通常長尺物で
あるが、第１図には、１個のＩＣチップを装着する１単
位が部分的に示されている。
このフィルムキャリア１のデバイスホール４の周囲には
、銅箔によるリード５が互いに電気的に接続しないよう
に形成されており、各リードの先端のインナーリード６
は、フェイスアップで位置合せしてボンディングするこ
とができるようデバイスホール内に突出している。この
インナーリード６の先端が、第２図に示すようにＩＣチ
ップ９上の対応する各電極１０にボンディングされる。
、銅箔によるリード５が互いに電気的に接続しないよう
に形成されており、各リードの先端のインナーリード６
は、フェイスアップで位置合せしてボンディングするこ
とができるようデバイスホール内に突出している。この
インナーリード６の先端が、第２図に示すようにＩＣチ
ップ９上の対応する各電極１０にボンディングされる。
本発明のフィルムヤリア１においては、リード５を構成
する導体膜の構造に特徴を有する。第３図および第４図
は、本発明のフイルムヤリアにおけるリード５の断面構
造を示す部分断面側面図である。
する導体膜の構造に特徴を有する。第３図および第４図
は、本発明のフイルムヤリアにおけるリード５の断面構
造を示す部分断面側面図である。
第３図に示すように、リード５は、銅箔５１の表面にＪ
ｌメさ０．３〜５−のＮｉまたはＮｉ系合金めっき層５
２を形成したものである。また第４図に示すように、リ
ード５は銅箔５１の表面に厚さ０．３〜５−のＮｉまた
はＮｉ系合金めっき層５２を形成し、さらにその上層に
ＩＣチップ９の電極！０上のＡｕバンブ１１と＾ｕ−Ｓ
ｎ共晶接合せしめるためにＳｎめっき層５３を形成した
ものでもよい。このＳｎめっき層の形成はり一ド５の全
面でも部分的（例えばインナーリード６のボンディング
部付近）でもよい。
ｌメさ０．３〜５−のＮｉまたはＮｉ系合金めっき層５
２を形成したものである。また第４図に示すように、リ
ード５は銅箔５１の表面に厚さ０．３〜５−のＮｉまた
はＮｉ系合金めっき層５２を形成し、さらにその上層に
ＩＣチップ９の電極！０上のＡｕバンブ１１と＾ｕ−Ｓ
ｎ共晶接合せしめるためにＳｎめっき層５３を形成した
ものでもよい。このＳｎめっき層の形成はり一ド５の全
面でも部分的（例えばインナーリード６のボンディング
部付近）でもよい。
なお、Ｓｎめっき層５３の厚さは特に限定されず、Ａｕ
バンブ１１との共晶接合に必要な川のＳｎを確保しつる
程度、例えば０．３〜１．０ ｐ程度であればよい。
バンブ１１との共晶接合に必要な川のＳｎを確保しつる
程度、例えば０．３〜１．０ ｐ程度であればよい。
このようなり一ド５のＮｉまたはＮｉ系合金めっき層の
厚さを０．３〜５Ｉｊ１１とした理由は、厚さが０．３
−未満ではめっきのピンホールからの銅の拡散により表
面に加熱黒点が発生し、厚さが５戸を超えるとめっきが
素材の銅より硬い為、リードの曲げ時にクラックが発生
して、ノツチ効果によりリード折れが生じるからである
。
厚さを０．３〜５Ｉｊ１１とした理由は、厚さが０．３
−未満ではめっきのピンホールからの銅の拡散により表
面に加熱黒点が発生し、厚さが５戸を超えるとめっきが
素材の銅より硬い為、リードの曲げ時にクラックが発生
して、ノツチ効果によりリード折れが生じるからである
。
また、第３図に示すフィルムキャリア１において、Ｎｉ
、１％金合金つき層５２をＳｎ−Ｎｉ合金めっきで構成
すれば、へｕバンブ１１とのＡｕ−Ｓｎ共晶接合が良好
になされるとともにリード５とフィルム２との接着強度
が高まるのでフォトエツチングによりリード５を形成す
る際等にリード５の剥離が生じにくくなり、リードパタ
ーンを微細なパターンとする場合に好適である。
、１％金合金つき層５２をＳｎ−Ｎｉ合金めっきで構成
すれば、へｕバンブ１１とのＡｕ−Ｓｎ共晶接合が良好
になされるとともにリード５とフィルム２との接着強度
が高まるのでフォトエツチングによりリード５を形成す
る際等にリード５の剥離が生じにくくなり、リードパタ
ーンを微細なパターンとする場合に好適である。
なお、リード５を形成する銅箔は純銅箔に限らず、例え
ばＣｕ−Ｚｎ合金、ＣＩＪ−Ｓｎ合金等の銅系合金の箔
であってもよい。
ばＣｕ−Ｚｎ合金、ＣＩＪ−Ｓｎ合金等の銅系合金の箔
であってもよい。
また、リード５の厚さも特に限定されない。
〈実施例〉
（実施例１）
厚さ３５戸、幅２４ｍｍの粗化圧延銅箔の表面に厚さが
各々０，０．３．１，２，３，５．１０戸のた。なお、
ニッケルめっきは、低ｐｌ＋のワットニッケル浴を用い
て行った。
各々０，０．３．１，２，３，５．１０戸のた。なお、
ニッケルめっきは、低ｐｌ＋のワットニッケル浴を用い
て行った。
この導体膜を、厚さ１２５−１幅３５ｍｍのポリイミド
フィルム（デバイスホール、スプロケットホール付）に
エポキシ系接着剤を用いて接着した。
フィルム（デバイスホール、スプロケットホール付）に
エポキシ系接着剤を用いて接着した。
その後、フォトエツチング法により所望のリードパター
ン（２０ビン）を形成し、さらに各リードの表面全面に
０．５．１ＩＩｎ厚の無電解錫めつきを施した。
ン（２０ビン）を形成し、さらに各リードの表面全面に
０．５．１ＩＩｎ厚の無電解錫めつきを施した。
かくして得られたＴＢＡ用フィルムキャリアのインナー
リードをＩＣチップにギヤングボンディングしく第２図
および第４図に示す状態）１次いで、エポキシ樹脂によ
り樹脂封止を行ってＩＣパッケージを作成した。これら
各ＩＣパッケージについて、各種性能試験を行った。そ
の結果を表１に示す。
リードをＩＣチップにギヤングボンディングしく第２図
および第４図に示す状態）１次いで、エポキシ樹脂によ
り樹脂封止を行ってＩＣパッケージを作成した。これら
各ＩＣパッケージについて、各種性能試験を行った。そ
の結果を表１に示す。
利 リード引張強度は、インナーリード１本（リード幅
０．１５ａｎ）当りの値を示す。
０．１５ａｎ）当りの値を示す。
＊２ リート引剥し強度は、インナーリート１本（リー
ド幅０ 、１．５ｍｍ）当りの値を示す。
ド幅０ 、１．５ｍｍ）当りの値を示す。
本３ リード繰り返し曲げは、０．５Ｒ治具の曲げ回数
（片道曲げ戻しを２回とし数える）を示す。
（片道曲げ戻しを２回とし数える）を示す。
祠 耐湿試験は、８５℃、Ｒ８８５％、１０００時間後
の不良発生率を示す。
の不良発生率を示す。
ネ５ 温度サイクル試験は一５０℃〜１５０℃を１００
０サイクル実施後の不良発生率を示す。
０サイクル実施後の不良発生率を示す。
本６ 輸送時、組立時の全不良発生率を示す。
表１に示すように、ニッケルめっきのＱさが０゜３戸以
上でＩＣパッケージの不良発生率は１７３以下に低減し
、特にめっき厚が３−以上では不良発生率が１７１０程
度まで低減する。また、組立時のリード曲り発生率もニ
ッケルめっきの厚さが３−以上で特に減少している。さ
らに、ニッケルめっきを厚さ０．３−以上施したものは
、ウィスカーの発生が全く見られない。
上でＩＣパッケージの不良発生率は１７３以下に低減し
、特にめっき厚が３−以上では不良発生率が１７１０程
度まで低減する。また、組立時のリード曲り発生率もニ
ッケルめっきの厚さが３−以上で特に減少している。さ
らに、ニッケルめっきを厚さ０．３−以上施したものは
、ウィスカーの発生が全く見られない。
（実施例２）
実施例１と同様の銅箔表面に厚さ０．３ 、１．０−の
３０％Ｓｎ−Ｎｉ合金めっきを施した導体膜を実施例１
と同様のフィルムに同接着剤を用いて接着し、次いでフ
ォトエツチング法により所望のリードパターン（２０ビ
ン）を形成してＴＢＡ用フィルムキャリアを得た。
３０％Ｓｎ−Ｎｉ合金めっきを施した導体膜を実施例１
と同様のフィルムに同接着剤を用いて接着し、次いでフ
ォトエツチング法により所望のリードパターン（２０ビ
ン）を形成してＴＢＡ用フィルムキャリアを得た。
これらのＴＩＩＡ用フィルムキャリアに実施例１と同様
の方法によりＩＣチップを実装してＩＣパッケージを作
成し、これらについて同様の各種性能試験を行った。
の方法によりＩＣチップを実装してＩＣパッケージを作
成し、これらについて同様の各種性能試験を行った。
各種性能試験の評価結果は、いずれの項目についても実
施例１の厚さ０．３戸以りのニッケルめっきを施したも
のと同様、優れたものであったが、特にリード引き剥が
し強度が実施例！では３２．５ｇであるのに対し、実施
例２ではいずれも４０．５ｇであり、リードの密着性が
高いことが確認された。
施例１の厚さ０．３戸以りのニッケルめっきを施したも
のと同様、優れたものであったが、特にリード引き剥が
し強度が実施例！では３２．５ｇであるのに対し、実施
例２ではいずれも４０．５ｇであり、リードの密着性が
高いことが確認された。
〈発明の効果〉
本発明の半導体装置用フィルムキャリアによりば、リー
ドを構成する導体膜を銅箔の表面に厚さ０．３〜５−の
ＮｉまたはＮｉ系合金めワきを施したもの、さらにはそ
の上にＳｎめっきを施したものとすることにより、以下
のごとき効果を発揮する。
ドを構成する導体膜を銅箔の表面に厚さ０．３〜５−の
ＮｉまたはＮｉ系合金めワきを施したもの、さらにはそ
の上にＳｎめっきを施したものとすることにより、以下
のごとき効果を発揮する。
（１）リードの機械的強度が増加することにより、加工
時の諸応力、実用時の熱応力が付加された場合でもリー
ドのねじれ、曲り等の変形やリードの破断が生じにくく
、よってＩＣパッケージの信頼性が向上する。
時の諸応力、実用時の熱応力が付加された場合でもリー
ドのねじれ、曲り等の変形やリードの破断が生じにくく
、よってＩＣパッケージの信頼性が向上する。
（２）リードに５口めっきを施す場合、ウィスカーの発
生が防止されるので、短絡事故等を防止し、ＩＣパッケ
ージの信頼性が向上する。
生が防止されるので、短絡事故等を防止し、ＩＣパッケ
ージの信頼性が向上する。
（３）鋼箔の裏面Ｌ”Ｓｎ−Ｎｉ合金めっ矢を施１７た
４抹１１１２によるリードとした場合には、Ｓｎ−Ｎｉ
合金めっきが樹脂との密着性が良いためにフィルムに対
するリードの密着性が高くなり、ＩＣパッケージの信頼
性をより向上することができるとともに２ フォトエツ
チングによりリードを形成する際に、リードの剥離が生
じにくくなるため、リードパターンをより微細なパター
ンとすることができ、膜用の範囲が広がる。
４抹１１１２によるリードとした場合には、Ｓｎ−Ｎｉ
合金めっきが樹脂との密着性が良いためにフィルムに対
するリードの密着性が高くなり、ＩＣパッケージの信頼
性をより向上することができるとともに２ フォトエツ
チングによりリードを形成する際に、リードの剥離が生
じにくくなるため、リードパターンをより微細なパター
ンとすることができ、膜用の範囲が広がる。
第１図は、本発明の半導体装置用フィルムキャリアの部
分平面図である。 第２図は、インナーリードポンディングを行った状態の
本発明の半導体装置用フィルムキャリアの部分斜視図で
ある。 第３図および第４図は、各々本発明の半導体装置用フィ
ルムキャリアの部分断面側面図である。 符号の説明 ｌ・・・半導体装置用フィルムキャリア、２・・・フィ
ルム、 ３・・・スプロケットホール、４・・・
デバイスホール、５・・・リード、５１−・・銅箔、 ５２・−ＮｉまたはＮｉ系合金めっき層、５３・・・Ｓ
ｎめつき層、 ６・・・インナーリード、９・・−Ｉ
Ｃチップ、 １０・・・電極、１１・−Ａｕバンブ
分平面図である。 第２図は、インナーリードポンディングを行った状態の
本発明の半導体装置用フィルムキャリアの部分斜視図で
ある。 第３図および第４図は、各々本発明の半導体装置用フィ
ルムキャリアの部分断面側面図である。 符号の説明 ｌ・・・半導体装置用フィルムキャリア、２・・・フィ
ルム、 ３・・・スプロケットホール、４・・・
デバイスホール、５・・・リード、５１−・・銅箔、 ５２・−ＮｉまたはＮｉ系合金めっき層、５３・・・Ｓ
ｎめつき層、 ６・・・インナーリード、９・・−Ｉ
Ｃチップ、 １０・・・電極、１１・−Ａｕバンブ
Claims (3)
- （１）可とう性絶縁フィルム上に所望のパターンの導体
膜を貼着し、リードを形成してなる半導体装置用フィル
ムキャリアにおいて、 前記導体膜は、銅箔の表面に厚さ０．３〜５μｍのＮｉ
またはＮｉ系合金めっきを施したものであることを特徴
とする半導体装置用フィルムキャリア。 - （２）前記Ｎｉ系合金めっきは、Ｓｎ−Ｎｉ合金めっき
である特許請求の範囲第１項に記載の半導体装置用フィ
ルムキャリア。 - （３）可とう性絶縁フィルム上に所望のパターンの導体
膜を貼着し、リードを形成してなる半導体装置用フィル
ムキャリアにおいて、 前記導体膜は、銅箔の表面に厚さ０．３〜５μｍのＮｉ
またはＮｉ系合金めっきを施し、さらにその上にＳｎめ
っきを施したものであることを特徴とする半導体装置用
フィルムキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61209248A JPH061789B2 (ja) | 1986-09-05 | 1986-09-05 | 半導体装置用フイルムキヤリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61209248A JPH061789B2 (ja) | 1986-09-05 | 1986-09-05 | 半導体装置用フイルムキヤリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6365633A true JPS6365633A (ja) | 1988-03-24 |
| JPH061789B2 JPH061789B2 (ja) | 1994-01-05 |
Family
ID=16569810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61209248A Expired - Fee Related JPH061789B2 (ja) | 1986-09-05 | 1986-09-05 | 半導体装置用フイルムキヤリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061789B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5384204A (en) * | 1990-07-27 | 1995-01-24 | Shinko Electric Industries Co. Ltd. | Tape automated bonding in semiconductor technique |
| US6518649B1 (en) * | 1999-12-20 | 2003-02-11 | Sharp Kabushiki Kaisha | Tape carrier type semiconductor device with gold/gold bonding of leads to bumps |
| KR100568496B1 (ko) | 2004-10-21 | 2006-04-07 | 삼성전자주식회사 | 주석-인듐 합금층을 갖는 필름 회로 기판 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55111142A (en) * | 1979-02-20 | 1980-08-27 | Nec Corp | Manufacturing method of lead wire for semiconductor device |
-
1986
- 1986-09-05 JP JP61209248A patent/JPH061789B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55111142A (en) * | 1979-02-20 | 1980-08-27 | Nec Corp | Manufacturing method of lead wire for semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5384204A (en) * | 1990-07-27 | 1995-01-24 | Shinko Electric Industries Co. Ltd. | Tape automated bonding in semiconductor technique |
| US6518649B1 (en) * | 1999-12-20 | 2003-02-11 | Sharp Kabushiki Kaisha | Tape carrier type semiconductor device with gold/gold bonding of leads to bumps |
| KR100568496B1 (ko) | 2004-10-21 | 2006-04-07 | 삼성전자주식회사 | 주석-인듐 합금층을 갖는 필름 회로 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH061789B2 (ja) | 1994-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002495B1 (ko) | 개량된 리드를 갖는 반도체장치 | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| CN100555608C (zh) | 半导体装置与半导体装置制造用基板及它们的制造方法 | |
| CN101133491A (zh) | 不含铅且多层被预镀敷的引线框 | |
| CN100466237C (zh) | 半导体装置与半导体装置制造用基板及该基板的制造方法 | |
| JPS59211253A (ja) | 電子部品パツケ−ジ | |
| JPH061789B2 (ja) | 半導体装置用フイルムキヤリア | |
| JPH05136309A (ja) | 圧力センサ用リードフレームおよびその製造方法 | |
| JPS61150253A (ja) | 半導体リ−ドフレ−ム | |
| JPS62272546A (ja) | 半導体装置用フイルムキヤリア | |
| JP2000332146A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JPH06104314A (ja) | フィルムキャリア | |
| JPS5940539A (ja) | 半導体装置およびその製造方法 | |
| JP2555878B2 (ja) | フィルムキャリヤーテープの製造方法 | |
| JP3830640B2 (ja) | リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| JPH0290662A (ja) | リードフレームのインナーリード | |
| JP2001274202A (ja) | Ｔａｂ用テープおよびｂｇａ構造 | |
| JPS62128132A (ja) | 電子部品実装回路およびその製作方法 | |
| JPH10303254A (ja) | 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置 | |
| JP2553264B2 (ja) | Ｔａｂ用テープキャリア | |
| JPH0412597A (ja) | フィルムキャリア | |
| JPH0468542A (ja) | 半導体装置 | |
| CN112151489A (zh) | 引线框架、引线框架的形成方法及引线框架封装体 | |
| JPH11111782A (ja) | 半導体装置用テープキャリア及びそのテープキャリアを使用した半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |