JPS636609A - 電力変換装置の出力電流検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、たとえばサイリスタレオナードの如き電力
変換装置の出力電流検出装置に関する。

〔従来の技術〕

一般に、電力変換装置による負荷電流（出力電流）の制
御は、電流指令値と電流実際値との偏差信号にもとづき
所定の調節演算を行なう電流制御回路により、電力変換
装置の点弧位相を調節することにより行う。このとき、
負荷電流は通常リプル分を持ち、電力変換装置の点弧動
作は電源の位相に同期して間欠的に行われることから、
上記の電流制御は電流平均値の制御にならざるを得ない
。

このため、電流平均値を検出する必要があるが、その方
法として従来は次のような方法がとられている。第３図
ないし第５図はいずれも電流検出方式の従来例を説明す
るだめの説明口である。

（１）第３図に示すものは、検出器（センサ）２１の後
′段にフィルタ２２を設けてリプル分を平滑したのち、
任意の時点でＡ／Ｄ変換器（またはＶ／Ｆ変換器）２３
を用いて、アナログ量をディジタル値に変換するもので
ある。

（２）第４図に示すものは、瞬時波形Ｃ１の一定の位相
の点Ｐの瞬時値をサンプリングすることによってリプル
分の影響を避け、このサンプリング値をＡ／Ｄ変換器等
によりディジタル値ＳｓＫ変換するものである。

（３）また、第５図に示すものは、符号Ｃ１にて示され
る瞬時波形−周期の複数点における瞬時値ｖｌ。

■２・・・ｖｎをサンプリングし、この値をＡ／Ｄ変換
器等でディジタル値に変換した後、それらの算術平均Ｓ
４を求めるものである。

しかしながら、上記け）の方式ではフィルタを用いても
リプル分を完全に平滑することはできず、サンプリング
のタイミングにょろりプル分の影響を受ける。また、検
出対象の波形または定常時、過渡時に関係なくフィルタ
の定数は固定であるから、特に検出対象がダイナミック
に変化する過渡状態においては、フィルタ処理後の信号
が元の波形を忠実に反映していないことによる検出の誤
差が生じる。また、フィルタが制御系において遅れ賛素
として作用し、制御応答が悪くなる。−方、上記＋２）
　、　ｆ３）の方式では、瞬時波形の瞬時値と平均値と
の関係が一定でなく、回路定数や位相制御角等の関数と
なっているため、常だ理想的なタイミングでサンプリン
グすることは事実上不可能であり、その結果検出誤差が
生じる等の欠点がある。

そこで、出願人は以下の如き方式を提案している（特願
昭６１−５２７１３号二以下１提案済方式と云う。）。

第６図はか＼る提案済方式を示す概要図、第７図はその
動作を説明するだめの各部波形図である。

第６図に示すように、この提案済方式は電圧／周波数（
Ｖ／Ｆ）変換器３２、カウンタ３３およびラッチ回路３
４等から構成され、センサ３１にて検出された電流に比
例する電圧信号Ｖｉ（第７図＠）参照）を、Ｖ／Ｆ変換
器３２によりそれと等価な周波数のパルス信号ｆｖ（第
７図（ハ）参照）に変換した後、これをカウンタ３３に
て計数する。このとき、カウンタ３３は電力変換装置の
点弧動作に同期して出力される第７図（ロ）の如きサン
プリングパルスＳの入力直後の最初のＶ／Ｆ変換器出力
パルスｆＶに同期して第７図に）の如きラッチ信号りを
出力すると＼もに、自分自身のカウント値Ｐｖを第７図
（ホ）の如く「０」にリセットしてカウント動作を継続
し、ラッチ回路３４は「０」にリセットされる直前のカ
ウンタ３３のカウンタ値ＦＶをラッチ信号りによりラッ
チするので、ラッチ回路３４にラッチされたカウンタ３
３の計数値をＦＶｌとし、このパルス計数に要した時間
をＴとすれば、その平均値をｋＦｖｔ／Ｔ　　（ｋ：定
数） なる演算により求めることができる。

〔発明が解決しようとする問題点〕

しかしながら、上記提案済方式では点弧時点に同期して
電流平均値を検出するようにしているため、その平均値
を用いた点弧動作を電流平均値を検出した点弧時点で行
うことは不可能であり、その結果次の点弧時点まで待っ
てから行うことになり、電流検出から点弧時点まで丁度
点弧間隔１周期分のむだ時間が必ず存在し、このむだ時
間のため制御応答が悪化するという問題がある。

したがって、この発明は上述の如きむだ時間を極力抑止
゛７、制御応答の悪化を回避することを目電力変換装置
の出力電流に比例した電圧信号をそれと等価な周波数の
パルス列に変換するＶ／Ｆ変換器と、電力変換装置に対
して点弧パルスを与える毎にそれから所定時間後に所定
の遅延パルス信号を出力する遅延回路と、成る遅延パル
スが出力されてから次の遅延パルスが出力される迄の上
記Ｖ／Ｆ変換器出力パルスを計数するカウンタと、この
カウンタによるＶ／Ｆ変換器出力パルスの計数に費した
時間を計測する計時手段と、カウンタによる計数値と計
時手段による計測時間から電流平均値を算出する演算手
段とを設ける。

〔作用〕

提案済方式では、電流検出時点から点弧時点までの時間
が点弧間隔−周期分必ず存在してしまい、それが制御上
のむだ時間となって制御応答が悪くなる。したがって、
このむだ時間を極力小さくすれば制御応答が改善される
ことになる。そこで、このむだ時間を極力小さくするた
めに、電流検出時点をきめている点弧に同期したパルス
信号をある一定時間遅らせ、この遅れたパルス信号によ
って電流検出時点を決めるようにする。なお、このとき
の遅延時間ΔＴは、以下の式で求められる。

ΔＴ　””　ＴｍＴＡＣＲ（１） こ＼に、Ｔ１は、点弧間隔の最小値、ＴＡＣＲは電流制
御演算時間を示す。上式で、位相制御角が一定であれは
点弧間隔Ｔは一定であ）、電流調節動作等によシ位相Ｆ
’ｌ制御角が変化するとその変化分だけ点弧間隔は変化
するが、点弧間隔の最小値Ｔ−は外部条件、たとえば直
流電動機の最大許容電流変化率ｄｉ／ｄｔ等によって決
定される。そこで、この発明では検出対象信号（電圧）
をＶ／Ｆ変換器に入力して、その出力パルス数を電力変
換装置の点弧パルス発生時点から、点弧間隔と電流制御
演算時間とで決まる一定時間後にパルス信号を発生する
遅延回路の出力信号に同期して計数して、その期間の検
出信号の積分値と等価なディジタル量を計測するととも
に、Ｖ／Ｆ変換器が上記パルス数の出力に要した時間を
Ｖ／Ｆ変換器の出力パルスに同期して計測し、その積分
値を＃Ｉ紀待時間除することによシ検出対象信号の平均
値を、その波形に関係なく高精度のディジタル量で得、
ＶＦ変換器の出力パルス数を遅延回路の出力信号に同期
して計数することで、電流検出時点から点弧時点までの
時間を従来よりも短くして制御上のむだ時間を極力小さ
くシ、制御応答を改善しようとするものである。

〔実施例〕

第１図はこの発明の実施例を示す構成図、第２図はその
動作を説明するための各部波形図である。

なお、第１図において、１は電力変換装置、２は負荷、
３は検出器（センサ）、４は［源同期信号発生回路、５
は位相器、６は遅延回路、７はＶ／Ｆ変換器、８．１２
はカウンタ、９．１３はラッチ回路、１０はマイクロコ
ンピュータの如きディジタル処理装置、１１は基準クロ
ック発生器、１４はバスである。

位相器５は、マイクロコンピュータ−０からバス１４を
介して与えられた位相制御角指令人に従い、電源同期信
号発生回路３を介して電源ｖＡより得られる電源同期信
号Ｐに応じて、点弧信号Ｇを電力変換装置１へ出力する
。電力変換装置１の図示されないサイリスタは点弧信号
Ｇにより転流動作を行い、負荷２を介して変換装置出力
電流ｌを流す。センサ３によって変換器出力電流ｉの波
形と等価な電圧波形に変換された第２図（イ）の如き電
流検出信号ｖ１はＶ／Ｆ変換器７へ入力され、こ＼で第
２図に）の如き入力電圧に比例した周波数のパルス列ｆ
ｖに変換された後、カウンタ８で第２図（へ）の如くカ
ウントされる。点弧信号Ｇと同期して位相器５から第２
図（ロ）の如く出力されるサンプリングパルスＳは、遅
延回路６によって時間ｔ８だけ遅れた第２図（ハ）の如
きサンプリングパルスＳａとなる。

カウンタ８は上記サンプリングパルスＳａの入力直後の
最初のＶ／Ｆ変換器出力パルスｆｖに同期して第２図（
ホ）の如きラッチ信号りを出力するとともに、自分自身
のカウント値Ｆｖを「０」にリセットしてカウント動作
を継続する。ラッチ回路９は「０」にリセットされる直
前のカウンタ８のカウント値Ｆｖを、ラッチ信号りによ
ってラッチする。基準クロック発生器１１から発生する
第２図（ト）の如き基準クロックｆ０をカウントするカ
ウンタ１２は、このラッチ信号りに同期してそのカウン
タ値Ｆ０を第２図（ト）の如く「Ｏ」にリセットする。

ラッチ回路１３は「０」にリセットされる直前のカウン
タ１２のカウント値Ｆ０を、ラッチ信号りによりランチ
する。

このようにすれば、ラッチ回路９にラッチされたカウン
タ８のカウント値Ｆｖは、直前のサンプリングパルスＳ
ａの一周期におけるＶ／Ｆ変換器７の出力パルス計数値
となる。また、ラッチ回路１３にラッチされたカウンタ
１２のカウントｆ［Ｆｏは、■／Ｆ変換器７の出力パル
スをＦＶだけ計数するのに要した期間に計数した基準ク
ロックのパルス数であり、その期間（時間）に比例した
値となる。したがって、ＦＶ／ＰＧは上記の期間におけ
るＶ／Ｆ変換器入力奄王ｖ１の平均値に比例した値とな
る。このように、先の提案済方式に遅延回路６を加えた
ことで、電流検出終了から次の点弧時点までの時間がｔ
２だけ短縮されるが、これは制御上むだ時間を小さくす
ることに相当し、これにより制御応答が改善される。

〔発明の効果〕

この発明によれば、提案済方式のものに遅延回路を設け
、点弧時点から点弧間隔と電流制御演算時間で決まる一
定時間後に出るパルス信号に同期させてＶ／Ｆ変換器出
力パルスを計数することにより、電流検出から点弧時点
までの時間、すなわち制御上のむだ時間を従来の点弧間
隔から遅延時間分だけ短かくすることができ、これによ
シ制御応答が改善されると云う利点がもたらされる。

【図面の簡単な説明】

第１図はこの発明の実施例を示す構成図、第２図はその
動作を説明するための各部波形図、第３図ないし第５図
はいずれも電流検出方式の従来例を説明するだめの説明
図、第６図は提案済方式を示す構成概要図、第６図はそ
の動作を説明するための各部波形図である。 符号説明 １・・・電力変換装置、２・・・負荷、３．２１．３１
・・・検出器（センサ）、４・・・電源同期信号発生回
路、５・・・位相器、６・・・遅延回路、７．３２・・
・Ｖ／Ｆ変換器、８．１２．３３・・・カウンタ、９．
１３．３４・・・ラッチ回路、１０・・・ディジタル処
理装置（マイクロコンピュータ）、１１・・・基糸クロ
ック発生器、１４・・・バス。 代理人　弁理士　並　木　昭　夫 代理人　弁理士　松　崎　　　清 第１図 第２図 第３図 第４図 ＯＯ□ 第６図 ≠−−Ｔ−− ｖ＝に一シー （ｋ：定数）

Claims (1)

1. 【特許請求の範囲】 電力変換装置の出力電流に比例した電圧信号をそれと等
   価な周波数のパルス列に変換する電圧／周波数（Ｖ／Ｆ
   ）変換器と、 電力変換装置に対して点弧パルスを与える毎にそれから
   所定時間後に所定の遅延パルス信号を出力する遅延回路
   と、 該遅延回路より遅延パルスが出力されてから次の遅延パ
   ルスが出力される迄の間前記Ｖ／Ｆ変換器出力パルスを
   計数するカウンタと、 該カウンタによるＶ／Ｆ変換器出力パルスの計数に要し
   た時間を計測する計時手段と、 前記カウンタによる計数値と該計時手段による計測時間
   から電流平均値を算出する演算手段と、を備えてなるこ
   とを特徴とする電力変換装置の出力電流検出装置。