JPS6366108B2 - - Google Patents
Info
- Publication number
- JPS6366108B2 JPS6366108B2 JP21652482A JP21652482A JPS6366108B2 JP S6366108 B2 JPS6366108 B2 JP S6366108B2 JP 21652482 A JP21652482 A JP 21652482A JP 21652482 A JP21652482 A JP 21652482A JP S6366108 B2 JPS6366108 B2 JP S6366108B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- circuit
- signals
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は８相位相復調器に関し、特に８相位相
変調（以下「8PSK」という）方式による通信回
線において、受信側において具備される8PSK復
調器の搬送波同期、自動利得制御および符号間干
渉にかかわる改良に関する。
変調（以下「8PSK」という）方式による通信回
線において、受信側において具備される8PSK復
調器の搬送波同期、自動利得制御および符号間干
渉にかかわる改良に関する。
一般に多相PSK（特に８相以上）方式の同期検
波復調器においては、安定で正確な搬送波再生お
よび自動利得制御（以下「AGC」という）機能
が要求されるとともに、他方においては通信回線
における伝送帯域を有効に利用する観点から、極
力伝送帯域幅を抑制して、なお且つ伝送通信信号
の品質を所定のレベルに維持したいという要望が
ある。
波復調器においては、安定で正確な搬送波再生お
よび自動利得制御（以下「AGC」という）機能
が要求されるとともに、他方においては通信回線
における伝送帯域を有効に利用する観点から、極
力伝送帯域幅を抑制して、なお且つ伝送通信信号
の品質を所定のレベルに維持したいという要望が
ある。
従来の多相位相復調器においては、搬送波再生
方法としてベース・バンド処理型コスタス・ルー
プ（例えば、特願53−156124）が良く知られてい
る。しかし、この方法は回路構成が複雑であり、
消費電力が大きく、調整が面倒である等の問題を
有しているとともに、伝送路における伝送特性の
変動および伝送歪等に起因する、伝送信号におけ
る変調信号間の符号間干渉を生起し、信号の品質
を劣化させるという問題点も介在している。
方法としてベース・バンド処理型コスタス・ルー
プ（例えば、特願53−156124）が良く知られてい
る。しかし、この方法は回路構成が複雑であり、
消費電力が大きく、調整が面倒である等の問題を
有しているとともに、伝送路における伝送特性の
変動および伝送歪等に起因する、伝送信号におけ
る変調信号間の符号間干渉を生起し、信号の品質
を劣化させるという問題点も介在している。
第１図は従来例の8PSK復調器の主要部を示す
ブロツク図である。この8PSK復調器は、前記特
願昭53−156124に記載されたものである。中間周
波入力信号は端子１０１より入力され、信号分岐
回路１で二分岐され、その出力は位相検波器２お
よび３に入力される。電圧制御発振器（以下
「VCO」という）６の出力は信号分岐回路５によ
り二分岐されて、一方は直接位相検波器２に入力
され、他方はπ／２位相推移器４を経由してπ／
２の位相推移を与えられて位相検波器３に入力さ
れて、それぞれ前記二分岐された中間周波信号が
直交同期検波される。この検波出力は２値識別器
１０および１３において２値識別されるととも
に、加算回路８および減算回路９においてそれぞ
れの和と差がとられる。加算回路８および減算回
路９の出力は、位相検波器２に供給されている搬
送波位相に対して、それぞれπ／４および3π／
４だけ位相の進んだ搬送波位相で同期検波したも
のと等価な信号が得られる。この加算回路８およ
び減算回路９の出力はそれぞれ２値識別器１１お
よび１２において２値識別される。２値識別器１
０，１１，１２および１３の出力は、符号変換器
１４において符号変換と差動変換が施され、最終
データとして端子１０２，１０３および１０４を
介して出力される。
ブロツク図である。この8PSK復調器は、前記特
願昭53−156124に記載されたものである。中間周
波入力信号は端子１０１より入力され、信号分岐
回路１で二分岐され、その出力は位相検波器２お
よび３に入力される。電圧制御発振器（以下
「VCO」という）６の出力は信号分岐回路５によ
り二分岐されて、一方は直接位相検波器２に入力
され、他方はπ／２位相推移器４を経由してπ／
２の位相推移を与えられて位相検波器３に入力さ
れて、それぞれ前記二分岐された中間周波信号が
直交同期検波される。この検波出力は２値識別器
１０および１３において２値識別されるととも
に、加算回路８および減算回路９においてそれぞ
れの和と差がとられる。加算回路８および減算回
路９の出力は、位相検波器２に供給されている搬
送波位相に対して、それぞれπ／４および3π／
４だけ位相の進んだ搬送波位相で同期検波したも
のと等価な信号が得られる。この加算回路８およ
び減算回路９の出力はそれぞれ２値識別器１１お
よび１２において２値識別される。２値識別器１
０，１１，１２および１３の出力は、符号変換器
１４において符号変換と差動変換が施され、最終
データとして端子１０２，１０３および１０４を
介して出力される。
搬送波同期法としては、位相検波器２，３およ
び加算回路８、減算回路９の出力が、全波整流器
１８，１７，１６および１５にそれぞれ入力され
全波整流される。さらに、全波整流器１５および
１６の出力は加算回路１９において、全波整流回
路１７および１８の出力は加算回路２０におい
て、それぞれ和がとられる。加算回路１９および
２０の出力は減算回路２１において相互の差がと
られる。２値識別器１０，１１，１２および１３
の四つの出力は排他的論理和回路２３において排
他的論理和がとられ、その結果に応じて前記減算
回路２１からの信号の極性をスイツチ２２におい
て反転させ搬送波同期のための自動位相制御（以
下「APC」という）信号となり、低域波器７
を介してVCO６を制御する。
び加算回路８、減算回路９の出力が、全波整流器
１８，１７，１６および１５にそれぞれ入力され
全波整流される。さらに、全波整流器１５および
１６の出力は加算回路１９において、全波整流回
路１７および１８の出力は加算回路２０におい
て、それぞれ和がとられる。加算回路１９および
２０の出力は減算回路２１において相互の差がと
られる。２値識別器１０，１１，１２および１３
の四つの出力は排他的論理和回路２３において排
他的論理和がとられ、その結果に応じて前記減算
回路２１からの信号の極性をスイツチ２２におい
て反転させ搬送波同期のための自動位相制御（以
下「APC」という）信号となり、低域波器７
を介してVCO６を制御する。
しかし、この方式は、四個の全波整流器１５，
１６，１７および１８の各出力をアナログ処理す
るために、各全波整流器出力の振幅および直流平
衡度を細部にわたり調整する必要があり、そのた
めの調整工数が増大するという不都合があり、ま
た、この回路はAGC機能を有していないために、
別途にAGC回路を必要とし、回路の構成規模が
大きくなるとともに、消費電力も増大するという
欠点がある。しかも、前述の伝送路における伝送
特性の変動および伝送歪等に起因する符号間干渉
に対する対応手段を備えていないために、信号の
品質を劣化させるという欠点をも有している。
１６，１７および１８の各出力をアナログ処理す
るために、各全波整流器出力の振幅および直流平
衡度を細部にわたり調整する必要があり、そのた
めの調整工数が増大するという不都合があり、ま
た、この回路はAGC機能を有していないために、
別途にAGC回路を必要とし、回路の構成規模が
大きくなるとともに、消費電力も増大するという
欠点がある。しかも、前述の伝送路における伝送
特性の変動および伝送歪等に起因する符号間干渉
に対する対応手段を備えていないために、信号の
品質を劣化させるという欠点をも有している。
本発明の目的は上記の欠点を除去し、デイジタ
ル回路手段とトランスバーサル型等化器とを適用
することにより、回路規模も小さく、しかも
AGCおよびAPCの両機能を併有し、且つ符号間
干渉による信号品質の劣化を改善する比較的安価
な8PSK復調器を提供することにある。
ル回路手段とトランスバーサル型等化器とを適用
することにより、回路規模も小さく、しかも
AGCおよびAPCの両機能を併有し、且つ符号間
干渉による信号品質の劣化を改善する比較的安価
な8PSK復調器を提供することにある。
本発明の８相位相復調器は、８相位相変調波が
入力する信号分岐回路と、搬送波同期用の自動位
相制御信号により制御される電圧制御発振器と、
前記信号分岐回路の一方の出力信号を前記電圧制
御発振器の出力で直交同期検波する第１の位相検
波器と、前記信号分岐回路の他方の出力信号を前
記電圧制御発振器のπ／２位相推移した出力で直
交同期検波する第２の位相検波器と、前記第１の
位相検波器の出力と前記第２の位相検波器の出力
を加算する加算回路と、前記第１の位相検波器の
出力と前記第２の位相検波器の出力を減算する減
算回路と、前記第１および第２の位相検波器なら
びに前記加算回路および前記減算回路の出力がそ
れぞれ接続される第１ないし第４の２値識別器と
を備え、これらの２値識別器の出力D1、D2、D4、
D3を符号変換して出力する８相位相復調器にお
いて、前記信号分岐回路１の前段に接続される第
１のトランスバーサル型等化波器または前記第
１および第２の位相検波器の後段に接続される第
２のトランスバーサル型等化波器と、このトラ
ンスバーサル型等化波器の二つの接続ケースに
対応してそれぞれ前記第１および第２の位相検波
の出力信号または前記第２のトランスバーサル型
等化波器の第１および第２の出力信号を入力し
て位相平面におけるｘ軸に沿うｘ方向の誤差信号
EPUおよびEPLと位相平面におけるｙ軸に沿うｙ方
向の誤差信号EQUおよびEQLとを発生する第１の回
路手段と、前記各誤差信号EPU、EPL、EQU、EQLお
よび前記出力信号D2、D4から信号Y′P、Y′Qを発
生する第２の回路手段と、この二つの信号Y′P、
Y′Qおよび前記出力信号D1、D3から信号YP、YQ、
C1、C3を発生する第３の回路手段と、前記信号
YP、YQとを相互に減算して前記電圧制御発振器
を制御する自動位相制御回路の制御信号として供
給する手段と、前記信号C1、C3および前記出力
信号D1、D3を入力して前記第１または第２のト
ランスバーサル型等化波器に制御信号を供給す
る第１または第２の制御信号発生回路とを備えて
構成される。
入力する信号分岐回路と、搬送波同期用の自動位
相制御信号により制御される電圧制御発振器と、
前記信号分岐回路の一方の出力信号を前記電圧制
御発振器の出力で直交同期検波する第１の位相検
波器と、前記信号分岐回路の他方の出力信号を前
記電圧制御発振器のπ／２位相推移した出力で直
交同期検波する第２の位相検波器と、前記第１の
位相検波器の出力と前記第２の位相検波器の出力
を加算する加算回路と、前記第１の位相検波器の
出力と前記第２の位相検波器の出力を減算する減
算回路と、前記第１および第２の位相検波器なら
びに前記加算回路および前記減算回路の出力がそ
れぞれ接続される第１ないし第４の２値識別器と
を備え、これらの２値識別器の出力D1、D2、D4、
D3を符号変換して出力する８相位相復調器にお
いて、前記信号分岐回路１の前段に接続される第
１のトランスバーサル型等化波器または前記第
１および第２の位相検波器の後段に接続される第
２のトランスバーサル型等化波器と、このトラ
ンスバーサル型等化波器の二つの接続ケースに
対応してそれぞれ前記第１および第２の位相検波
の出力信号または前記第２のトランスバーサル型
等化波器の第１および第２の出力信号を入力し
て位相平面におけるｘ軸に沿うｘ方向の誤差信号
EPUおよびEPLと位相平面におけるｙ軸に沿うｙ方
向の誤差信号EQUおよびEQLとを発生する第１の回
路手段と、前記各誤差信号EPU、EPL、EQU、EQLお
よび前記出力信号D2、D4から信号Y′P、Y′Qを発
生する第２の回路手段と、この二つの信号Y′P、
Y′Qおよび前記出力信号D1、D3から信号YP、YQ、
C1、C3を発生する第３の回路手段と、前記信号
YP、YQとを相互に減算して前記電圧制御発振器
を制御する自動位相制御回路の制御信号として供
給する手段と、前記信号C1、C3および前記出力
信号D1、D3を入力して前記第１または第２のト
ランスバーサル型等化波器に制御信号を供給す
る第１または第２の制御信号発生回路とを備えて
構成される。
以下、本発明について図面を参照して詳細に説
明する。
明する。
第２図は本発明の第１の実施例の主要構成を示
すブロツク図である。第２図に示されるように、
本実施例は、第１のトランスバーサル型等化波
器４０と、信号分岐回路１および５と、第１およ
び第２の位相検波器２および３と、π／２位相推
移器４と、VCO６と、低域波器７と、加算回
路８と、減算回路９および３８と、第１ないし第
８の２値識別器１０〜１３および２４〜２７と、
全波整流器１７および１８と、符号変換器１４
と、AND回路２８〜３１と、OR回路３２および
３３と、排他的論理和回路３４〜３７および３９
と、第１の制御信号発生回路４１とを備えてい
る。
すブロツク図である。第２図に示されるように、
本実施例は、第１のトランスバーサル型等化波
器４０と、信号分岐回路１および５と、第１およ
び第２の位相検波器２および３と、π／２位相推
移器４と、VCO６と、低域波器７と、加算回
路８と、減算回路９および３８と、第１ないし第
８の２値識別器１０〜１３および２４〜２７と、
全波整流器１７および１８と、符号変換器１４
と、AND回路２８〜３１と、OR回路３２および
３３と、排他的論理和回路３４〜３７および３９
と、第１の制御信号発生回路４１とを備えてい
る。
第２図において、端子１０５から入力される中
間周波信号は、第１の制御信号発生回路４１から
入力される制御信号によりタツプ係数を自動的に
制御される第１のトランスバーサル型等化波器
４０に入力され、伝送路における伝送特性の変動
および伝送歪等に起因する、信号の標本抽出点に
おける符号間干渉を回避する補正処理を施された
後信号分岐回路１を介して２分岐され、それぞれ
第１および第２の位相検波器２および３に入力さ
れる。信号分岐回路１により２分岐された中間周
波入力信号が、信号分岐回路５およびπ／２位相
推移器４を介して、第１および第２の位相検波器
２および３に入力されるVCO６の出力信号と混
合されて、それぞれ直交同期検波され、加算回路
８および減算回路９と、第１ないし第４の２値識
別器１０〜１３とを介して出力信号D1、D2、D4
およびD3を生成し、符号変換器１４を介して端
子１０６〜１０８より出力される。この動作過程
については、第１のトランスバーサル型等化波
器の作用を除き、前述の従来例の場合と同様であ
る。第１の位相検波器２の検波出力は、前述のよ
うに第１の２値識別器１０、加算回路８および減
算回路９に入力されるとともに、全波整流器１７
に入力され、その出力は第５および第６の２値識
別器２４および２５に入力されて、それぞれ誤差
信号EPUおよびEPLを発生する。同様に第２の位相
検波器３の検波出力は、前述のように第４の２値
識別器１３、加算回路８および減算回路９に入力
されるとともに、全波整流器１８に入力され、そ
の出力はさらに第７および第８の２値識別器２６
および２７に入力されて、それぞれ誤差信号EQU
およびEQLを発生する。一方、第２および第３の
２値識別器１１および１２の出力信号D2および
D4を排他的論理和回路３９に入力し、この出力
をAND回路２８および３１に入力するとともに、
この反転出力をAND回路２９および３０に入力
する。AND回路２８〜３１においては、それぞ
れ対応する誤差信号EPU、EPL、EQUおよびEQLと、
前述の排他的論理和回路３９からの出力とを入力
して、それぞれのAND出力を対応するOR回路３
２および３３に出力する。OR回路３２および３
３においては、それぞれAND回路２８および２
９のOR出力Y′Pと、AND回路３０および３１の
OR出力Y′Qとを出力する。この信号Y′Pは、第１
の２値識別器１０の出力信号D1と対の形で排他
的論理和回路３４に入力され、信号C1を発生し
て第１の制御信号発生回路４１に入力するととも
に、排他的論理和回路３６に一方の信号として入
力される。同様に前記信号Y′Qは、第４の２値識
別器１３の出力信号D3と対の形で排他的論理和
回路３５に入力され、信号C3を発生して第１の
制御信号発生回路４１に入力するとともに、排他
的論理和回路３７に一方の信号として入力され
る。排他的論理和回路３６においては、前記信号
C1と信号D3とを入力して信号YPを発生し出力す
る。同様に排他的論理和回路３７においては、前
記信号C3と信号D1とを入力して信号YQを発生し
出力する。これらの信号YPおよびYQは減算回路
３８に入力され、相互の差がとられて出力され、
低域波器７を介してVCO６に送られる。また、
第１の制御信号発生回路４１においては、前記
C1、C3、D1およびD3を入力して、Ｎ（１より大き
い整数）タツプに対応する制御信号を出力して第
１のトランスバーサル型等化波器に送出する。
間周波信号は、第１の制御信号発生回路４１から
入力される制御信号によりタツプ係数を自動的に
制御される第１のトランスバーサル型等化波器
４０に入力され、伝送路における伝送特性の変動
および伝送歪等に起因する、信号の標本抽出点に
おける符号間干渉を回避する補正処理を施された
後信号分岐回路１を介して２分岐され、それぞれ
第１および第２の位相検波器２および３に入力さ
れる。信号分岐回路１により２分岐された中間周
波入力信号が、信号分岐回路５およびπ／２位相
推移器４を介して、第１および第２の位相検波器
２および３に入力されるVCO６の出力信号と混
合されて、それぞれ直交同期検波され、加算回路
８および減算回路９と、第１ないし第４の２値識
別器１０〜１３とを介して出力信号D1、D2、D4
およびD3を生成し、符号変換器１４を介して端
子１０６〜１０８より出力される。この動作過程
については、第１のトランスバーサル型等化波
器の作用を除き、前述の従来例の場合と同様であ
る。第１の位相検波器２の検波出力は、前述のよ
うに第１の２値識別器１０、加算回路８および減
算回路９に入力されるとともに、全波整流器１７
に入力され、その出力は第５および第６の２値識
別器２４および２５に入力されて、それぞれ誤差
信号EPUおよびEPLを発生する。同様に第２の位相
検波器３の検波出力は、前述のように第４の２値
識別器１３、加算回路８および減算回路９に入力
されるとともに、全波整流器１８に入力され、そ
の出力はさらに第７および第８の２値識別器２６
および２７に入力されて、それぞれ誤差信号EQU
およびEQLを発生する。一方、第２および第３の
２値識別器１１および１２の出力信号D2および
D4を排他的論理和回路３９に入力し、この出力
をAND回路２８および３１に入力するとともに、
この反転出力をAND回路２９および３０に入力
する。AND回路２８〜３１においては、それぞ
れ対応する誤差信号EPU、EPL、EQUおよびEQLと、
前述の排他的論理和回路３９からの出力とを入力
して、それぞれのAND出力を対応するOR回路３
２および３３に出力する。OR回路３２および３
３においては、それぞれAND回路２８および２
９のOR出力Y′Pと、AND回路３０および３１の
OR出力Y′Qとを出力する。この信号Y′Pは、第１
の２値識別器１０の出力信号D1と対の形で排他
的論理和回路３４に入力され、信号C1を発生し
て第１の制御信号発生回路４１に入力するととも
に、排他的論理和回路３６に一方の信号として入
力される。同様に前記信号Y′Qは、第４の２値識
別器１３の出力信号D3と対の形で排他的論理和
回路３５に入力され、信号C3を発生して第１の
制御信号発生回路４１に入力するとともに、排他
的論理和回路３７に一方の信号として入力され
る。排他的論理和回路３６においては、前記信号
C1と信号D3とを入力して信号YPを発生し出力す
る。同様に排他的論理和回路３７においては、前
記信号C3と信号D1とを入力して信号YQを発生し
出力する。これらの信号YPおよびYQは減算回路
３８に入力され、相互の差がとられて出力され、
低域波器７を介してVCO６に送られる。また、
第１の制御信号発生回路４１においては、前記
C1、C3、D1およびD3を入力して、Ｎ（１より大き
い整数）タツプに対応する制御信号を出力して第
１のトランスバーサル型等化波器に送出する。
次に、前述の第１および第２の位相検波器２お
よび３の検波出力と、第１ないし第４の２値識別
器１０〜１３の出力信号D1、D2、D4およびD3と
より、前記APC信号および第１の制御信号発生
回路４１に対する信号C1およびC3を生成する動
作原理について説明する。
よび３の検波出力と、第１ないし第４の２値識別
器１０〜１３の出力信号D1、D2、D4およびD3と
より、前記APC信号および第１の制御信号発生
回路４１に対する信号C1およびC3を生成する動
作原理について説明する。
第１および第２の位相検波器２および３から、
それぞれ前記全波整流回路１７および１８に入力
される検波出力の波形と、この全波整流回路１７
および１８の出力波形をそれぞれ第５図Ａおよび
Ｂに示す。前述の誤差信号EPU、EPL、EQUおよび
EQLは、前記第５図Ｂに示される、第５ないし第
８の２値識別器２４〜２７に対する入力波形につ
いて、EPU（EQU）およびEPL（EQL）の基準値を図に
示すようにそれぞれαおよびβとして出力される
デイジタル信号である。なお第６図にEPU（EQU）
およびEQU（EQL）を生成する仕方について図示す
る。
それぞれ前記全波整流回路１７および１８に入力
される検波出力の波形と、この全波整流回路１７
および１８の出力波形をそれぞれ第５図Ａおよび
Ｂに示す。前述の誤差信号EPU、EPL、EQUおよび
EQLは、前記第５図Ｂに示される、第５ないし第
８の２値識別器２４〜２７に対する入力波形につ
いて、EPU（EQU）およびEPL（EQL）の基準値を図に
示すようにそれぞれαおよびβとして出力される
デイジタル信号である。なお第６図にEPU（EQU）
およびEQU（EQL）を生成する仕方について図示す
る。
一方、排他的論理和回路３９の出力D2D4お
よび2 4は、それぞれAND回路２８，３１お
よびAND回路２９，３０において、それぞれ前
記誤差信号EPU、EPL、EQUおよびEQLの対応するデ
イジタル値との間で演算処理され、さらにその出
力は対応するOR回路３２および３３において論
理加算され、それぞれ信号Y′PおよびY′Qを生成す
る。Y′PおよびY′Qは下記の論理式で表わされる。
よび2 4は、それぞれAND回路２８，３１お
よびAND回路２９，３０において、それぞれ前
記誤差信号EPU、EPL、EQUおよびEQLの対応するデ
イジタル値との間で演算処理され、さらにその出
力は対応するOR回路３２および３３において論
理加算され、それぞれ信号Y′PおよびY′Qを生成す
る。Y′PおよびY′Qは下記の論理式で表わされる。
Y′P＝EPU・（D2D4）＋EPL・（2 4）
Y′Q＝EQU・（2 4）＋EQL・（D2D4）
次いで、排他的論理和回路３４〜３７における
演算処理を介して、前記信号Y′P、Y′Qおよび前記
出力信号D1、D2から、信号YP、YQ、C1およびC3
が生成される。これらのデイジタル信号YP、YQ、
C1およびC3は下記の論理式で表わされる。
演算処理を介して、前記信号Y′P、Y′Qおよび前記
出力信号D1、D2から、信号YP、YQ、C1およびC3
が生成される。これらのデイジタル信号YP、YQ、
C1およびC3は下記の論理式で表わされる。
YP＝Y′PD1D3
YQ＝Y′QD1D3
C1＝Y′PD1
C3＝Y′QD3
この信号YPおよびYQは減算回路３８において
相互の差がとられ、その出力信号は低域波器７
を介してVCO６の周波数を制御して所定の搬送
波を再生する。
相互の差がとられ、その出力信号は低域波器７
を介してVCO６の周波数を制御して所定の搬送
波を再生する。
第７図は、第８図に示される位相領域（a1〜
a8）における、D1、D2、D3、D4、D2D4、D1
D3のそれぞれの波形を示す。D1〜D4は、第８図
に示されるl1〜l4の位相を有する搬送波で位相同
期検波したものと等価である。
a8）における、D1、D2、D3、D4、D2D4、D1
D3のそれぞれの波形を示す。D1〜D4は、第８図
に示されるl1〜l4の位相を有する搬送波で位相同
期検波したものと等価である。
本発明のAPCにかかわる動作原理は、第８図
に示される位相平面上において、l1〜l4により
π／４間隔で分割される位相領域を、正規の引込
点（第８図の〇印）を中心にl1とl3に平行な２本
の線（第８図において破線で示す）で四つの小領
域に区分し、これらの各位相領域毎にl1方向（ｘ
方向）およびl3方向（ｙ方向）の誤差信号成分を
発生させ、APCにかかわる制御信号を発生させ
ることにある。
に示される位相平面上において、l1〜l4により
π／４間隔で分割される位相領域を、正規の引込
点（第８図の〇印）を中心にl1とl3に平行な２本
の線（第８図において破線で示す）で四つの小領
域に区分し、これらの各位相領域毎にl1方向（ｘ
方向）およびl3方向（ｙ方向）の誤差信号成分を
発生させ、APCにかかわる制御信号を発生させ
ることにある。
今、前記位相平面上の各小領域における、YP
とYQとの対応関係を（YP、YQ）として定義し、
前記各小領域における（YP、YQ）を図示すると
第９図のように表わされる。APC機能としては、
誤差信号（１、０）、（０、１）に対応する小領域
のみが有効であり、（０、０）、（１、１）に対応
する小領域においては、YPとYQとの差は消滅し
APCに対する制御信号としては作用しない。第
９図において、位相領域（a1〜a8）における、そ
れぞれの正規の引込点からの共通の位相変位点を
×印で図示すると、明らかに共通の誤差信号
（１、０）を発生する。また前記各位相領域にお
いて、それぞれの正規の引込点に対して、前記位
相変位点（×印）の反対部位に対応する小領域に
おいては誤差信号（０、１）を発生する。従つて
前述のようにYPとYQとの差をとつてAPC用の制
御信号とし、低域波器７を介してVCO６に帰
還することにより、位相同期系を形成して搬送波
を再生し得ることは明らかである。
とYQとの対応関係を（YP、YQ）として定義し、
前記各小領域における（YP、YQ）を図示すると
第９図のように表わされる。APC機能としては、
誤差信号（１、０）、（０、１）に対応する小領域
のみが有効であり、（０、０）、（１、１）に対応
する小領域においては、YPとYQとの差は消滅し
APCに対する制御信号としては作用しない。第
９図において、位相領域（a1〜a8）における、そ
れぞれの正規の引込点からの共通の位相変位点を
×印で図示すると、明らかに共通の誤差信号
（１、０）を発生する。また前記各位相領域にお
いて、それぞれの正規の引込点に対して、前記位
相変位点（×印）の反対部位に対応する小領域に
おいては誤差信号（０、１）を発生する。従つて
前述のようにYPとYQとの差をとつてAPC用の制
御信号とし、低域波器７を介してVCO６に帰
還することにより、位相同期系を形成して搬送波
を再生し得ることは明らかである。
なお、8PSK方式における復調ベースバンド信
号は４値となるが、第８図に示される位相l1とl3
とにより直交同期検波された二つの信号の間には
一定の関係があり、４値のレベルを外側の大レベ
ルと内側の小レベルとに２分して考えると、一方
が大レベルのときには他方は必ず小レベルとな
る。この性質は16（４×４）値直交振幅変調（以
下「16QAM」という）の場合との大きな相違点
である。前記YP、YQの論理式より明らかなよう
に、例えばD2D4＝１の場合には、 YP＝EPU……大レベル検出 YQ＝EQL……小レベル検出 となり、明らかに8PSKと16QAMとの違いを誤
差演算の内に取り入れている。このことにより、
第１０図に示される８個の擬似引込点（第１０図
の●印）を完全に除去し、常に正規の引込点を介
する安定な位相復調作用を可能としている。なお
第１０図における矢印は正規の引込点に対応する
ベクトル位置を示す。
号は４値となるが、第８図に示される位相l1とl3
とにより直交同期検波された二つの信号の間には
一定の関係があり、４値のレベルを外側の大レベ
ルと内側の小レベルとに２分して考えると、一方
が大レベルのときには他方は必ず小レベルとな
る。この性質は16（４×４）値直交振幅変調（以
下「16QAM」という）の場合との大きな相違点
である。前記YP、YQの論理式より明らかなよう
に、例えばD2D4＝１の場合には、 YP＝EPU……大レベル検出 YQ＝EQL……小レベル検出 となり、明らかに8PSKと16QAMとの違いを誤
差演算の内に取り入れている。このことにより、
第１０図に示される８個の擬似引込点（第１０図
の●印）を完全に除去し、常に正規の引込点を介
する安定な位相復調作用を可能としている。なお
第１０図における矢印は正規の引込点に対応する
ベクトル位置を示す。
また、一方において、前述のとおり排他的論理
和回路３４および３５から出力されるデイジタル
相関信号C1（＝Y′PD1）およびC3（Y′QD3）は、
出力信号D1およびD3とともに第１の制御信号発
生回路４１に入力される。第１の制御信号発生回
路４１は第１のトランスバーサル型等化波器４
０とともに、符号間干渉を除去するための適応型
トランスバーサル等化器（例えば特願昭56−
11664）を形成しており、特に第１のトランスバ
ーサル型等化波器４０はＮ（１より大きい整数）
タツプ構成により等化能力の向上を考慮してい
る。第１の制御信号発生回路４１においては、前
記C1、C2、D1およびD3を入力して、所定のアル
ゴリズムにより、入力信号のレベル変動自体また
は符号間干渉にともなうレベル変動により生起す
る誤差信号と、同一のタイムスロツトにおける信
号との間の相関をｘ、ｙ両方向にわたりとること
により、前記入力信号におけるレベル変動および
符号間干渉を除去するための制御信号を発生す
る。この制御信号は、Ｎタツプ構成による第１の
トランスバーサル型等化波器４０の各タツプに
対応する可変重みづけ回路に入力され、対応する
信号レベルをそれぞれに制御し、前述のように、
入力信号におけるレベル変動および符号間干渉を
消去する。なお、前記適応型トランスバーサル等
化器については、前記特願昭56−11664に詳記さ
れているとおりである。
和回路３４および３５から出力されるデイジタル
相関信号C1（＝Y′PD1）およびC3（Y′QD3）は、
出力信号D1およびD3とともに第１の制御信号発
生回路４１に入力される。第１の制御信号発生回
路４１は第１のトランスバーサル型等化波器４
０とともに、符号間干渉を除去するための適応型
トランスバーサル等化器（例えば特願昭56−
11664）を形成しており、特に第１のトランスバ
ーサル型等化波器４０はＮ（１より大きい整数）
タツプ構成により等化能力の向上を考慮してい
る。第１の制御信号発生回路４１においては、前
記C1、C2、D1およびD3を入力して、所定のアル
ゴリズムにより、入力信号のレベル変動自体また
は符号間干渉にともなうレベル変動により生起す
る誤差信号と、同一のタイムスロツトにおける信
号との間の相関をｘ、ｙ両方向にわたりとること
により、前記入力信号におけるレベル変動および
符号間干渉を除去するための制御信号を発生す
る。この制御信号は、Ｎタツプ構成による第１の
トランスバーサル型等化波器４０の各タツプに
対応する可変重みづけ回路に入力され、対応する
信号レベルをそれぞれに制御し、前述のように、
入力信号におけるレベル変動および符号間干渉を
消去する。なお、前記適応型トランスバーサル等
化器については、前記特願昭56−11664に詳記さ
れているとおりである。
次に本発明の第２の実施例について説明する。
第３図は本発明の第２の実施例の主要構成を示す
ブロツク図である。第３図を参照して明らかなよ
うに、第２の実施例と前述の第１の実施例との相
異点は、第１および第２の位相検波器２および３
の出力信号を入力してｘ方向の誤差信号EPUおよ
びEPLと、ｙ方向の誤差信号EQUおよびEQLとを発
生する第１の回路手段の構成内容にあり、他の構
成要素については、前記第１および第２の実施例
において全く同等である。
第３図は本発明の第２の実施例の主要構成を示す
ブロツク図である。第３図を参照して明らかなよ
うに、第２の実施例と前述の第１の実施例との相
異点は、第１および第２の位相検波器２および３
の出力信号を入力してｘ方向の誤差信号EPUおよ
びEPLと、ｙ方向の誤差信号EQUおよびEQLとを発
生する第１の回路手段の構成内容にあり、他の構
成要素については、前記第１および第２の実施例
において全く同等である。
第３図に示されるように、第２の実施例の第１
の回路手段は第９ないし第16の２値識別器４４〜
５１と、排他的論理和回路５２〜５５とを備えて
いる。この第１の回路手段以外の構成内容につい
ては、前述のとおり第１の実施例と同等である。
の回路手段は第９ないし第16の２値識別器４４〜
５１と、排他的論理和回路５２〜５５とを備えて
いる。この第１の回路手段以外の構成内容につい
ては、前述のとおり第１の実施例と同等である。
第３図において、前記第１の回路手段以外の動
作については、前述の第１の実施例において既に
詳述されているので、前記第１の回路手段の動作
についてのみ説明する。第１および第２の位相検
波器２および３より出力される信号は、それぞれ
第９ないし第12の２値識別器４４〜４７と、第13
ないし第16の２値識別器４８〜５１とに入力さ
れ、それぞれ信号EP1、EP2、EP3およびEP4および
EQ1、EQ2、EQ3、EQ4を出力する。第６図に、前記
EP1（EQ1）、EP2（EQ2）、EP3（EQ3）およびEP4（EQ4）
に対応する基準値α′、β′、γ′およびδ′を示す。
こ
れらの出力信号は、EP1とEP4、EP2とEP3、EQ1と
EQ4、EQ2とEQ3の四組に区分され、それぞれ排他
的論理和回路５２，５３，５４および５５に、対
の形で入力されて、それぞれの反転出力として誤
差信号EPU、EPL、EQUおよびEQLを発生する。この
場合の論理式は次式により定義される。
作については、前述の第１の実施例において既に
詳述されているので、前記第１の回路手段の動作
についてのみ説明する。第１および第２の位相検
波器２および３より出力される信号は、それぞれ
第９ないし第12の２値識別器４４〜４７と、第13
ないし第16の２値識別器４８〜５１とに入力さ
れ、それぞれ信号EP1、EP2、EP3およびEP4および
EQ1、EQ2、EQ3、EQ4を出力する。第６図に、前記
EP1（EQ1）、EP2（EQ2）、EP3（EQ3）およびEP4（EQ4）
に対応する基準値α′、β′、γ′およびδ′を示す。
こ
れらの出力信号は、EP1とEP4、EP2とEP3、EQ1と
EQ4、EQ2とEQ3の四組に区分され、それぞれ排他
的論理和回路５２，５３，５４および５５に、対
の形で入力されて、それぞれの反転出力として誤
差信号EPU、EPL、EQUおよびEQLを発生する。この
場合の論理式は次式により定義される。
EPU＝P1 P4
EPL＝P2 P3
EQU＝Q1 Q4
EQL＝Q2 Q3
これらの誤差信号EPU、EPL、EQUおよびEQLは、
前述の第１の実施例における誤差信号EPU、EPL、
EQUおよびEQLと全く同等の信号であり、従つて、
第１および第２の実施例は、それぞれの第１の回
路手段の内部構成は異なるものの、その動作につ
いては全く同等である。従つて、第２の実施例
は、前記第１の実施例と同様に、そのAPC特性、
AGC特性および符号間干渉特性を改善すること
ができる。
前述の第１の実施例における誤差信号EPU、EPL、
EQUおよびEQLと全く同等の信号であり、従つて、
第１および第２の実施例は、それぞれの第１の回
路手段の内部構成は異なるものの、その動作につ
いては全く同等である。従つて、第２の実施例
は、前記第１の実施例と同様に、そのAPC特性、
AGC特性および符号間干渉特性を改善すること
ができる。
次に本発明の第３の実施例について説明する。
第４図は本発明の第２の実施例の主要構成を示す
ブロツク図である。第４図に示されるように、本
実施例は、信号分岐回路１および５と、第１およ
び第２の位相検波器２および３と、π／２位相推
移器４と、VCO６と、低域波器７と、第２の
トランスバーサル型等化波器４２と、加算回路
８と、減算回路９および３８と、第１ないし第８
の２値識別器１０〜１３および２４〜２７と、第
１および第２の全波整流器１７および１８と、符
号変換器１４と、AND回路２８〜３１と、OR回
路３２および３３と、排他的論理和回路３４〜３
７および３９と、第２の制御信号発生回路４３と
を備えている。
第４図は本発明の第２の実施例の主要構成を示す
ブロツク図である。第４図に示されるように、本
実施例は、信号分岐回路１および５と、第１およ
び第２の位相検波器２および３と、π／２位相推
移器４と、VCO６と、低域波器７と、第２の
トランスバーサル型等化波器４２と、加算回路
８と、減算回路９および３８と、第１ないし第８
の２値識別器１０〜１３および２４〜２７と、第
１および第２の全波整流器１７および１８と、符
号変換器１４と、AND回路２８〜３１と、OR回
路３２および３３と、排他的論理和回路３４〜３
７および３９と、第２の制御信号発生回路４３と
を備えている。
第４図より明らかなように、第３の実施例と第
１の実施例との相異点は、第３の実施例において
は、適応型トランスバーサル等化器の構成要素と
して、第２のトランスバーサル型等化波器４２
を、第１および第２の位相検波器２および３の出
力段に配置し、第２の制御信号発生回路４３を備
えていることである。すなわちトランスバーサル
型等化波器が、第１の実施例においては中間周
波信号の段階で作動し、第３の実施例においては
ベースバンドの信号の段階で作動する。この第３
の実施例においても、適応型トランスバーサル型
等化器を形成する、第２のトランスバーサル型等
化波器４２と第２の制御信号発生回路４３との
動作内容は、前記第１の実施例の場合と同様であ
る。また前記適応型トランスバーサル型等化波
器による、AGC特性および符号間干渉特性以外
のAPC特性についても、関連する回路構成がす
べて前記第１の実施例と同等であり、すべての面
において、第１の実施例の場合と同様な性能改善
期待することができる。
１の実施例との相異点は、第３の実施例において
は、適応型トランスバーサル等化器の構成要素と
して、第２のトランスバーサル型等化波器４２
を、第１および第２の位相検波器２および３の出
力段に配置し、第２の制御信号発生回路４３を備
えていることである。すなわちトランスバーサル
型等化波器が、第１の実施例においては中間周
波信号の段階で作動し、第３の実施例においては
ベースバンドの信号の段階で作動する。この第３
の実施例においても、適応型トランスバーサル型
等化器を形成する、第２のトランスバーサル型等
化波器４２と第２の制御信号発生回路４３との
動作内容は、前記第１の実施例の場合と同様であ
る。また前記適応型トランスバーサル型等化波
器による、AGC特性および符号間干渉特性以外
のAPC特性についても、関連する回路構成がす
べて前記第１の実施例と同等であり、すべての面
において、第１の実施例の場合と同様な性能改善
期待することができる。
なお、第３の実施例においては、第２のトラン
スバーサル型等化波器４２の第１および第２の
出力信号を出力して、ｘ方向の誤差信号EPUおよ
びEPLと、ｙ方向の誤差信号EQUおよびEQLとを発
生する第１の回路手段が、第１の実施例の場合と
同様に、第１および第２の全波整流回路１７およ
び１８と、第５ないし第８の２値識別器２４〜２
７とを構成要素としているが、前述の第２の実施
例の場合と同様に、第３の実施例において、第９
ないし第16の２値識別器４４〜５１と、排他的論
理和回路５２〜５５とを構成要素とする第１の回
路手段を適用しても、全く同等のAGC特性、
APC特性および符号間干渉特性における性能改
善が期待できることは言うまでもない。
スバーサル型等化波器４２の第１および第２の
出力信号を出力して、ｘ方向の誤差信号EPUおよ
びEPLと、ｙ方向の誤差信号EQUおよびEQLとを発
生する第１の回路手段が、第１の実施例の場合と
同様に、第１および第２の全波整流回路１７およ
び１８と、第５ないし第８の２値識別器２４〜２
７とを構成要素としているが、前述の第２の実施
例の場合と同様に、第３の実施例において、第９
ないし第16の２値識別器４４〜５１と、排他的論
理和回路５２〜５５とを構成要素とする第１の回
路手段を適用しても、全く同等のAGC特性、
APC特性および符号間干渉特性における性能改
善が期待できることは言うまでもない。
以上詳細に説明したように、本発明は、APC
誤差信号を生成する手段としてデイジタル回路手
段を用い、合わせて適応型トランスバーサル等化
器を適用することにより、APC特性、AGC特性
および符号間干渉特性を改善し、比較的回路規模
の小さく、消費電力の少ない安定した８相位相復
調器を実現することができるという効果がある。
誤差信号を生成する手段としてデイジタル回路手
段を用い、合わせて適応型トランスバーサル等化
器を適用することにより、APC特性、AGC特性
および符号間干渉特性を改善し、比較的回路規模
の小さく、消費電力の少ない安定した８相位相復
調器を実現することができるという効果がある。
第１図は従来例の８相位相復調器の主要構成を
示すブロツク図、第２図、第３図および第４図は
それぞれ本発明の第１、第２および第３の実施例
の主要構成を示すブロツク図、第５図は復調波形
と全波整流波形を示す図、第６図は誤差信号生成
方法説明図、第７図は識別信号を示す図、第８図
は位相面領域区分を示す図、第９図はAPC信号
の配置図、第１０図は従来の誤差信号発生法によ
る擬似引込点を示す図である。 図において、１，５……信号分岐回路、２……
第１の位相検波器、３……第２の位相検波器、４
……π／２位相推移器、６……VCO、７……低
域波器、８，１９，２０……加算回路、９，２
１，３８……減算回路、１０〜１３……第１ない
し第４の２値識別器、１４……符号変換器、１５
〜１８……全波整流回路、２２……スイツチ、２
３，３４〜３７，３９，５２〜５５……排他的論
理和回路、２４〜２７……第５ないし第８の２値
識別器、２８〜３１……AND回路、３２〜３３
……OR回路、４０……第１のトランスバーサル
型等化波器、４１……第１の制御信号発生回
路、４２……第２のトランスバーサル型等化波
器、４３……第２の制御信号発生回路、４４〜５
１……第９ないし第16の２値識別器、１０１〜１
１６……端子。
示すブロツク図、第２図、第３図および第４図は
それぞれ本発明の第１、第２および第３の実施例
の主要構成を示すブロツク図、第５図は復調波形
と全波整流波形を示す図、第６図は誤差信号生成
方法説明図、第７図は識別信号を示す図、第８図
は位相面領域区分を示す図、第９図はAPC信号
の配置図、第１０図は従来の誤差信号発生法によ
る擬似引込点を示す図である。 図において、１，５……信号分岐回路、２……
第１の位相検波器、３……第２の位相検波器、４
……π／２位相推移器、６……VCO、７……低
域波器、８，１９，２０……加算回路、９，２
１，３８……減算回路、１０〜１３……第１ない
し第４の２値識別器、１４……符号変換器、１５
〜１８……全波整流回路、２２……スイツチ、２
３，３４〜３７，３９，５２〜５５……排他的論
理和回路、２４〜２７……第５ないし第８の２値
識別器、２８〜３１……AND回路、３２〜３３
……OR回路、４０……第１のトランスバーサル
型等化波器、４１……第１の制御信号発生回
路、４２……第２のトランスバーサル型等化波
器、４３……第２の制御信号発生回路、４４〜５
１……第９ないし第16の２値識別器、１０１〜１
１６……端子。
Claims (1)
- 【特許請求の範囲】 １ ８相位相変調波が入力する信号分岐回路１
と、搬送波同期用の自動位相制御信号により制御
される電圧制御発振器６と、前記信号分岐回路１
の一方の出力信号を前記電圧制御発振器６の出力
で直交同期検波する第１の位相検波器２と、前記
信号分岐回路１の他方の出力信号を前記電圧制御
発振器６のπ／２位相推移した出力で直交同期検
波する第２の位相検波器３と、前記第１の位相検
波器２の出力と前記第２の位相検波器３の出力を
加算する加算回路８と、前記第１の位相検波器２
の出力と前記第２の位相検波器３の出力を減算す
る減算回路９と、前記第１および第２の位相検波
器ならびに前記加算回路および前記減算回路２，
３，８，９の出力がそれぞれ接続される第１ない
し第４の２値識別器１０，１１，１２，１３とを
備え、これらの２値識別器１０，１１，１２，１
３の出力D1、D2、D4、D3を符号変換して出力す
る８相位相復調器において、前記信号分岐回路１
の前段に接続される第１のトランスバーサル型等
化波器４０または前記第１および第２の位相検
波器２，３の後段に接続される第２のトランスバ
ーサル型等化波器４２と、このトランスバーサ
ル型等化波器４０，４２の二つの接続ケースに
対応してそれぞれ前記第１および第２の位相検波
器２，３の出力信号または前記第２のトランスバ
ーサル型等化波器４２の第１および第２の出力
信号を入力して位相平面におけるｘ軸に沿うｘ方
向の誤差信号EPUおよびEPLと位相平面におけるｙ
軸に沿うｙ方向の誤差信号EQUおよびEQLとを発生
する第１の回路手段と、前記各誤差信号EPU、
EPL、EQU、EQLおよび前記出力信号D2、D4から信
号Y′P、Y′Qを発生する第２の回路手段と、この二
つの信号Y′P、Y′Qおよび前記出力信号D1、D3か
ら信号YP、YQ、C1、C3を発生する第３の回路手
段と、前記信号YP、YQとを相互に減算して前記
電圧制御発振器６を制御する自動位相制御回路の
制御信号として供給する手段と、前記信号C1、
C3および前記出力信号D1、D3を入力して前記第
１または第２のトランスバーサル型等化波器４
０または４２に制御信号を供給する第１または第
２の制御信号発生回路４１または４３とを備える
ことを特徴とする８相位相復調器。 だたし、前記六つの信号は次の論理式により定
義される。 Y′P＝EPU・（D2D4）＋EPL・（2 4） Y′Q＝EQU・（2 4）＋EQL・（D2D4） YP＝Y′PD1D3 YQ＝Y′QD1D3 C1＝Y′PD1 C3＝Y′QD3 上式において、は排他的論理和とする。 ２ 前記第１の回路手段が、前記第１および第２
のトランスバーサル型等化波器４０，４２の二
つの接続ケースに対応してそれぞれ前記第１の位
相検波器２の出力または前記第２のトランスバー
サル型等化波器４２の第１の出力の何れかを全
波整流する全波整流回路１７と、前記二つの接続
ケースに対応してそれぞれ前記第２の位相検波器
３の出力または前記第２のトランスバーサル型等
化波器４２の第２の出力の何れかを全波整流す
る全波整流回路１８と、前記全波整流回路１７の
出力からそれぞれｘ方向の誤差信号EPU、EPLを発
生する第５および第６の２値識別器２４，２５
と、前記全波整流回路１８の出力からそれぞれｙ
方向の誤差信号EQU、EQLを発生する第７および第
８の２値識別器２６，２７とを備えることを特徴
とする特許請求の範囲第１項記載の８相位相復調
器。 ３ 前記第１の回路手段が、前記第１および第２
のトランスバーサル型等化波器４０，４２の二
つの接続ケースに対応してそれぞれ前記第１の位
相検波器２の出力または前記第２のトランスバー
サル型等化波器４２の第１の出力の何れかが接
続される第９ないし第12の２値識別器４４，４
５，４６，４７と、前記二つの接続ケースに対応
してそれぞれ前記第２の位相検波器３の出力また
は前記第２のトランスバーサル型等化波器４２
の第２の出力の何れかが接続される第13ないし第
16の２値識別器４８，４９，５０，５１と、前記
第９および第12の２値識別器４４，４７の出力と
前記第10および第11の２値識別器４５，４６の出
力からそれぞれｘ方向の誤差信号EPU、EPLを発生
する第１および第２の排他的論理和回路５２，５
３と、前記第13および第16の２値識別器４８，５
１の出力と前記第14および第15の２値識別器４
９，５０の出力からそれぞれｙ方向の誤差信号
EQU、EQLを発生する第３および第４の排他的論理
和回路５４，５５とを備えることを特徴とする特
許請求の範囲第１項記載の８相位相復調器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21652482A JPS59105741A (ja) | 1982-12-09 | 1982-12-09 | ８相位相復調器 |
| US06/531,787 US4540948A (en) | 1982-09-14 | 1983-09-13 | 8-Phase phase-shift keying demodulator |
| DE8383109074T DE3379771D1 (en) | 1982-09-14 | 1983-09-14 | 8-phase phase-shift keying demodulator |
| CA000436721A CA1220531A (en) | 1982-09-14 | 1983-09-14 | 8-phase phase-shift keying demodulator |
| EP83109074A EP0106163B1 (en) | 1982-09-14 | 1983-09-14 | 8-phase phase-shift keying demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21652482A JPS59105741A (ja) | 1982-12-09 | 1982-12-09 | ８相位相復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59105741A JPS59105741A (ja) | 1984-06-19 |
| JPS6366108B2 true JPS6366108B2 (ja) | 1988-12-19 |
Family
ID=16689775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21652482A Granted JPS59105741A (ja) | 1982-09-14 | 1982-12-09 | ８相位相復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59105741A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0457206U (ja) * | 1990-09-25 | 1992-05-15 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0648789B2 (ja) * | 1988-02-12 | 1994-06-22 | 日本電気株式会社 | 復調装置 |
| EP0433458B1 (en) * | 1989-06-13 | 1995-03-29 | Fujitsu Limited | System for removing circuit signal deterioration |
-
1982
- 1982-12-09 JP JP21652482A patent/JPS59105741A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0457206U (ja) * | 1990-09-25 | 1992-05-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59105741A (ja) | 1984-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU629502B2 (en) | Carrier recovery system | |
| US6236263B1 (en) | Demodulator having cross polarization interference canceling function | |
| JP2643792B2 (ja) | 復調装置 | |
| EP0601855A2 (en) | Adaptive equalizer capable of compensating for carrier frequency offset | |
| JP3566788B2 (ja) | 交差偏波間補償装置 | |
| JP3728573B2 (ja) | 復調装置 | |
| US4054838A (en) | QAM phase jitter and frequency offset correction system | |
| US5627861A (en) | Carrier phase estimation system using filter | |
| EP0106163B1 (en) | 8-phase phase-shift keying demodulator | |
| US5914985A (en) | Digital demodulator | |
| JPH08181732A (ja) | 搬送波再生回路を含む受信器及びディジタル伝送システム | |
| CA1287383C (en) | 8-phase phase-shift keying demodulator | |
| US4109102A (en) | Phase synchronizing circuit | |
| JPS6347313B2 (ja) | ||
| JPS6366108B2 (ja) | ||
| JPH0420545B2 (ja) | ||
| JP3006382B2 (ja) | 周波数オフセット補正装置 | |
| JP2838962B2 (ja) | 搬送波再生方式 | |
| JP3537738B2 (ja) | クロック再生回路 | |
| JPS5950646A (ja) | ８相位相復調器 | |
| JP3865893B2 (ja) | 復調回路 | |
| JPH07176994A (ja) | 自動周波数制御回路 | |
| CN120582941A (zh) | 一种msk信号反馈式载波恢复改进方法 | |
| JPH03205940A (ja) | ディジタル復調器 | |
| JPH06105898B2 (ja) | 干渉補償回路 |