JPS6366922A - 半導体装置作製方法 - Google Patents

半導体装置作製方法

Info

Publication number
JPS6366922A
JPS6366922A JP62065997A JP6599787A JPS6366922A JP S6366922 A JPS6366922 A JP S6366922A JP 62065997 A JP62065997 A JP 62065997A JP 6599787 A JP6599787 A JP 6599787A JP S6366922 A JPS6366922 A JP S6366922A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor thin
films
different
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62065997A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP62065997A priority Critical patent/JPS6366922A/ja
Publication of JPS6366922A publication Critical patent/JPS6366922A/ja
Pending legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置を作製する方法に関し特に、導電型
の異なる半導体薄膜または、半導体材料の組成または組
成比の異なる半導体薄膜を連続して多層積層した、半導
体装置の作製方法に関するものである。
従来の半導体被膜の作製方法は、半導体装置の構造が単
層でも多層でも同一の減圧反応容器内にて形成されてお
り、よって導電型置る半導体薄膜を積層する場合であっ
ても、また半導体材料の組成または組成比の異る半導体
薄膜を積層する場合であっても、一つの減圧反応室にて
形成していた為に、必要とする半導体薄膜とは異なる他
の半導体薄膜の不純物元素または構成成分が混入すると
いう問題が発生していた。
特にプラズマ気相反応法では、反応室内壁に吸着してい
る酸素、水までも、プラズマ放電によりスバ・7タして
半導体被膜中にとり込んでしまうため、従来法のように
異なった導電型の半4体薄膜または異った構成の半導体
薄膜を同一反応容器を用いて、多層に積層して半導体装
置を作製すると、これらが混入して半導体装置の特性を
悪化させていた。
そのため本発明は、導電型の異なる半導体薄膜または半
導体材料の組成または組成比の異なる半導体薄膜毎に、
別々の減圧気相反応室にて形成して、多層の積層構造を
有する半導体装置を作製する方法であり、作製する半導
体装置の構造にあわせて、これら別々の減圧気相反応室
を仕切弁を隔てて複数個連結し、半導体装置作製用基板
上に連続して、外気にふれることなく多層の半傅体薄膜
を積層してゆき半導体装置を作製するものであります。
以下に実施例により本発明を説明する。
第1図に本発明に用いた連続式プラズマ気相反応装置の
概略図を示す。
この図面のプラズマCVD装置はPN接合、PIN接合
、PNPN接合、MIN接合等の基板上の半導体に異種
導電型または化学量論比の異なる即ち異種材料の同種導
電型の半導体層を多層に形成した場合、それぞれの半導
体層をそれぞれに対応した反応容器にて独立に形成し基
板上に積層して形成させた複数の半導体層がその境界部
にて互いに混入し合わないようにし、くわえて自動かつ
連続的に多量製造するためのプラズマ気相反応用の装置
である。
この装置は入り口側の第1の予備室(1)より装置中に
基板(2)を挿着し、第1のゲート弁(3)の開閉によ
り第1の反応容器(4)及び第1の予備室(1)を連続
させ基板(2)を移動させるものである。
第1図では、ゲート弁(3)は完全には閉じていないよ
うに表現されているが、実際は独立した反応室となるた
め完全に閉じられている。
第1の反応室(4)へ、基板(2)を移動後第1のゲー
ト弁(3)を完全に閉め1つの独立した反応室とした後
、前記基板(2)を基板加熱ヒーター(図示せず)によ
り成膜温度まで加熱を行なう。
この時、排気系(21)により、初期真空排気を行なう
。
また、基板移動の際には隣り合った反応室がほぼ同圧力
であれば、その圧力はいくらでもかまわない。
この後、この基板に対し、反応性気体であるシラン等を
バルブ(17)を開閉して励起室(38)に導入する。
この励起室(38)においては、マイクロ波エネルギー
(13)により反応性気体を化学的に励起、活性化また
は反応せしめその後、ホモジナイザーを経て第1の反応
容器(4)に導入される。
この容器内には基板(2)が挿着されており、必要に応
じてこれが毎分3〜30回転例えば6回/分で回転して
いる。これは形成される被膜の均一度を高めるためであ
る。さらにこの基板はヒーターにより加熱され、不要の
反応生成物およびキャリアガスは真空排気系(21)に
より排気される。 以上のようにして系■において所定
の厚さ例えば10人〜10μm結晶粒径を有するアモル
ファスまたは多結晶の炭化珪素被膜が形成され、かつそ
の場合においてSin−x Cx (0≦xく1)の化
学量論比でさだめられたエネルギーギャップを有し、且
つP型、夏型またはN型(この場合はP型)の導電型を
示す不純物が被膜形成と同時に基板上にディポジットし
て被膜中に混入される。
系Iの処理が終わった後、この系の反応性気体および飛
翔中の反応生成物を排気除去した。
この後、第2のゲート弁(5)を開けて系■に基板、ボ
ートをゲート弁(5)を通して移動した。この移動にお
いての系11系■の容器の圧力はほぼ同一でなければな
らない。
この後、系■においても系■と同様に半導体被膜が設計
に従って形成される。この時系■に置かれていた基板は
系■に系■に置かれていた基板は系■・に、系■の基板
は出口側の第2の予備室(12)に移動する。
このそれぞれの系I〜■は、P型、夏型(不純物が混入
していない状a) 、N型および誘導アニールの各工程
を示している。しかし半導体装置の接合をPINではな
く 、PN、PNI、PNPN等々をそれぞれの半導体
をそれぞれに対応した反応容器内で作ろうとした時はそ
の場合形成する半導体層の数に従って系の数は増加また
は減少させた。
また形成させる被膜のエネルギーギャップは係数Xに従
って定められ、被形成面に平行に異なったエネルギーギ
ャップを持った炭化珪素(Sin−XCxO≦xく1)
または珪素(Sil−、Cx  x =0 )が形成さ
れる。またこの場合エネルギーギャップは連続して変化
する。
以上のごとく、本発明において示されたように半導体被
膜を基板の被形成面上に形成するにあたり基板より離れ
た位置で反応性気体を化学的に活性化、励起または反応
せしめ、化学量論的に十分混合した均一のクラスタが存
在しないような炭化珪素被膜(St+−x CxO≦x
く1)を形成したのが本発明の特徴である。
実施例は炭化珪素のみとしたが、炭化物気体を導入する
ことなく、珪化物気体のみまたはそれにPまたはN型の
不純物を混入しても同様でFる。
本発明において形成される被膜中の結晶構造がアモルフ
ァスであれ多結晶であれ、その構造には制限を受けない
。本発明においては、形成された被膜がP型、I型また
はN型を有する半導体であることが重要である。このた
め形成された被膜中に残存するCsSiの不対結合手を
中和するための再結合中心中和用の水素を10〜100
モル%特に20〜40モル%混入させることが大きな特
徴である。
さらにこの珪素または炭素の不対結合手を水素により5
i−H,C−Hとして中和するのみならず5i−CI、
C−Clとハロゲン化物、例えば塩化物気体を用いて実
施してもよいことはいうまでもない。
この中和用の水素またはハロゲン元素の濃度は10モル
%以下、例えば2〜5モル%が好ましかった。加えて窒
素、酸素もその効果が濃度が10′4〜10”cl’に
おいては中和作用があった。
しかしこの濃度が102°cm−”以上になると、これ
らと反応した窒化珪素および酸化珪素が絶縁性を呈し、
形成された半導体層の半導体としての特性を悪化させて
しまった。このため本発明においては、実施例に示され
たごとく、反応容器の内壁の酸素等の吸着物を加熱ベー
タして除去し、加えて反応系に水素が混入した窒素を流
し、十分パージすることがきわめて重要であった。
本発明で形成された炭化珪素被膜に対しフォトエッチ技
術を用いて選択的にPまたはN型の不純物を混入または
拡散してPN接合を部分的に作り、この接合を利用して
トランジスタ、ダイオード、可視光レーザー、発光素子
または光電変換素子を作ってもよい。特にエネルギーバ
ンド巾をW−N(WIDE To NALLOW)とし
た即ちSiC−SiとしたPIN接合、旧NPN接合、
PNPN接合、MIPN接合は光電変換効率を7.5〜
15%にまで向上させることができ、工業的に重要であ
る。
また、導電型の異なる半導体薄膜または半導体材料の組
成または組成比の異なる半導体薄膜を各々独立した反応
室にて形成するため、各半導体層の構成成分、不純物等
が互いに混入することなく、良好な特性を持つ半導体装
置を作製することが可能であった。
さらに連続して、半導体薄膜を形成することが可能なた
め、被膜形成の処理速度を向上させることができた。
【図面の簡単な説明】
第1図は本発明を実施する製造装置の概要を示す。 1.12・・・・・・・・・予備室 3、 5. 7. 9.11・・・ゲート弁第1図

Claims (1)

    【特許請求の範囲】
  1. 反応性半導体供給手段と、排気手段とを有する減圧反応
    室が仕切弁を隔てて複数個連結された気相反応装置を用
    いて、導電型の異なる半導体薄膜、または半導体材料の
    組成または組成比の異なる半導体薄膜を連続して積層構
    造の半導体装置を作製する際に、前記導電型の異なる半
    導体薄膜または半導体材料の組成または組成比の異なる
    半導体薄膜毎に、別々の減圧気相反応室にて形成され、
    他の半導体薄膜の不純物元素または構成成分が混入しな
    いように、形成することを特徴とする半導体装置作製方
    法。
JP62065997A 1987-03-20 1987-03-20 半導体装置作製方法 Pending JPS6366922A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62065997A JPS6366922A (ja) 1987-03-20 1987-03-20 半導体装置作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62065997A JPS6366922A (ja) 1987-03-20 1987-03-20 半導体装置作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP15288778A Division JPS5578524A (en) 1978-12-10 1978-12-10 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS6366922A true JPS6366922A (ja) 1988-03-25

Family

ID=13303156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62065997A Pending JPS6366922A (ja) 1987-03-20 1987-03-20 半導体装置作製方法

Country Status (1)

Country Link
JP (1) JPS6366922A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS509629A (ja) * 1973-05-29 1975-01-31
JPS531465A (en) * 1976-06-25 1978-01-09 Matsushita Electric Ind Co Ltd Manufacturer for semiconductor mono crystal thin film and its manufacturing unit
JPS5344487A (en) * 1976-08-25 1978-04-21 Wacker Chemitronic Process for preparing large surfaced silicon plate not supported on substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS509629A (ja) * 1973-05-29 1975-01-31
JPS531465A (en) * 1976-06-25 1978-01-09 Matsushita Electric Ind Co Ltd Manufacturer for semiconductor mono crystal thin film and its manufacturing unit
JPS5344487A (en) * 1976-08-25 1978-04-21 Wacker Chemitronic Process for preparing large surfaced silicon plate not supported on substrate

Similar Documents

Publication Publication Date Title
JP2755369B2 (ja) 放射加熱された冷壁リアクタにおける減圧下での半導体材料の気相ドーピング
US6544900B2 (en) In situ dielectric stacks
USRE40114E1 (en) Tungsten silicide (WSIX) deposition process for semiconductor manufacture
KR102122612B1 (ko) 플라즈마 활성화 원자층 성막 및 컨포멀 막 성막을 통한 컨포멀 도핑
JP3023982B2 (ja) 成膜方法
JP2004529489A (ja) 高誘電率ゲート絶縁層の形成方法
US5332689A (en) Method for depositing low bulk resistivity doped films
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
CN111172518B (zh) 一种基于硅烷的一体式镀膜方法
JPS6043819A (ja) 気相反応方法
JPWO2011093203A1 (ja) 半導体装置の製造方法、基板処理装置及び半導体装置
TWI251620B (en) Process for CVD of Hf and Zr containing oxynitride films
US5250463A (en) Method of making doped semiconductor film having uniform impurity concentration on semiconductor substrate
JP2004296536A (ja) 半導体装置およびその製造方法、ならびに金属化合物薄膜の製造方法
JPS5895550A (ja) 非単結晶半導体層形成用装置
JPS6366923A (ja) 連続式半導体被膜形成装置
KR20150125674A (ko) SiOC를 포함하는 막의 촉매적 원자층 증착
JP2001110750A5 (ja)
JPS6243536B2 (ja)
US7008852B2 (en) Discontinuous dielectric interface for bipolar transistors
US7358198B2 (en) Semiconductor device and method for fabricating same
JPS62164880A (ja) 堆積膜形成装置
JPH02217476A (ja) 被膜形成方法
JPH03218622A (ja) 不純物ドーピングの方法
US6784117B2 (en) Method for manufacturing a semiconductor device