JPS6367143B2

JPS6367143B2 -

Info

Publication number: JPS6367143B2
Application number: JP57229670A
Authority: JP
Inventors: Katsui Matsumoto; Yoichi Yanaida
Original assignee: Nippon Seiki Co Ltd
Current assignee: Nippon Seiki Co Ltd
Priority date: 1982-12-30
Filing date: 1982-12-30
Publication date: 1988-12-23
Also published as: JPS59125069A

Description

【発明の詳細な説明】本発明は、可能表示領域を分割し、この分割し
た表示領域においてそれぞれ変更したゲートタイ
ムにおける計数値を表示する周波数測定方法に関
するものである。

一般に自動車に装備される速度計やエンジン回
転計は、検出部から入力される測定信号をそのま
ま演算表示することなく、何％かの補正を施して
表示している。例えば速度計の場合、走行速度を
指示するときの指度誤差は、「道路運送車輌の保
安基準」に規定された範囲内で指示する必要があ
る。一般には、車種別に上記規定を満足する範囲
内で各々の指度規格を設けており、多くは低速域
でマイナス指示を行ない、高速域でプラス指示を
行なうようにしている。

これは、実車速がタイヤの変形やスリツプ等に
より必ずしも検出部が装置される車軸の回転数と
一致せず、また高速時における安全性の点も含め
てプラス傾向に設定されるためである。

例えば、第１図に示すような速度領域毎の補正
がなされた表示を得るために、従来汎用の指針方
式による過電流型計器においては、伝達ケーブル
の回転数に対して文字板上の目盛をマイナスぎみ
に印刷する等の処理を施している。

しかるに、近年採用されているパルス計数方式
のデジタル速度計においては、予め表示分解能に
応じて設定したゲートタイムによつて計数表示す
る構成のため、全表示領域で検出部からの測定信
号に忠実な計数しか得られず、これを要求される
指度規格内に適合させるためには、上記計数値に
適当な補正を加える演算処理を施さねばならず、
検出から表示までの処理が複雑となる欠点を有し
ている。

更に、このようなゲートタイム方式の周波数計
では、測定量の変化に対する応答性を良好するた
めに、表示分解能に応じて設定される基準ゲート
タイムを多分割し、この分割周期におけるカウン
ト値を順次次段のレジスタにシフトし、基準ゲー
トタイムに相当するパルス数を上記分割周期で加
算出力する構成が提案されるが、こうして応答性
の良好な周波数計においては、特に上記補正表示
のためのプロセスが複雑となり、演算処理速度が
迅速で、高価な回路を使用しなければならないと
いつた問題を生ずることとなる。

またエンジン回転計においても、高回転域にお
ける過回転を防止するうえで、プラス傾向に補正
表示する必要が生ずる場合もあり、これをデジタ
ル表示するに際しても、速度計と同様の問題を有
することとなる。

本発明は、上記従来例の欠点を解消するため
に、基準ゲートタイムを複数ゲートタイムに分割
し、分割ゲートタイム毎の基準ゲートタイムにお
ける計数値を求め、分割された可能表示領域の少
なくとも１つの領域におけるゲートタイムを基準
ゲートタイムに対して若干の補正時間長だけ増減
する補正ゲートタイムとして設定し、基準ゲート
タイムあるいは任意の補正ゲートタイムにおける
計数内容が、可能表示領域を分割した複数の表示
領域のいずれの領域に相当するかを判定し、この
判定結果による表示領域に対応した基準ゲートタ
イムあるいは補正ゲートタイムにおける計数値を
ラツチして表示することを特徴とし、その目的は
検出部にて検出される実際の測定量に対し、表示
領域に応じた補正表示を良好な応答性をもつて行
ない得る周波数を提供するものである。以下、添
付図面により本発明の実施例を説明する。

第２図は、本発明の１実施例の周波数計のブロ
ツク図を示したもので、１はパルス入力端子、２
は第１のカウンタ、３₁，３₂，３₃は第１、第２、
第３のレジスタ、４は加算器、５はラツチ回路、
６はデコーダドライバ、７は表示器、８は比較
器、９は予め決められた領域決定値を記憶するメ
モリ、１０は予め決められた補正時間長における
計数内容を選択する選択回路、１１は第１のタイ
マ、１２はワンシヨツトマルチ、１３は第２のタ
イマ、１４は第２のカウンタ、１５は第３のタイ
マ、１６は第３のカウンタ、１７はオアゲートで
ある。

次に、本実施例の動作を説明する。まず、パル
ス入力端子１から入力されたパルスは第１のカウ
ンタ２で計数されるが、第１のタイマ１１からの
出力によつて、１ゲートタイムＴ（たとえば
600msec）の1/3に分割した分割ゲートタイム
（200msec）毎にワンシヨツトマルチ１２から出
力されるパルスによつてクリアされ、第１、第
２、第３のレジスタ３₁，３₂，３₃にロードパル
スが出されることにより、ゲートタイム（以下基
準ゲートタイムと称す）Ｔの1/3の相当する分割
ゲートタイムにおけるパルス数が順次第１、第
２、第３のレジスタ３₁，３₂，３₃にシフトされ
る（第３図参照）。これら第１、第２、第３のレ
ジスタ３₁，３₂，３₃の内容はワンシヨツトマル
チの出力パルスによつてオアゲート１７から出力
されるロードパルスで基準ゲートタイムＴのパル
ス数として加算器４で加算される。従つて基準Ｔ
におけるパル数は1/3の分割周期毎に算出され、
この加算器４の内容は比較器８において、メモリ
９に記憶されている領域決定値と比較される。こ
こで、加算器４の出力が第１図の領域Ａにある場
合は、比較器８からのロードパルスで加算器４の
出力はラツチ回路５でラツチされ、デコーダドラ
イバ６を通して表示器７で表示される。

また、加算器４の出力が第１図の領域Ｂにある
場合は、選択回路１０で第２のカウンタ１４のカ
ウント値を選択する。この第２のカウンタ１４は
ワンシヨツトマルチ１２のパルスでクリアされた
後、タイマ１３で予め決められた補正時間長、例
えば2msec間だけパルス入力端子１から入力され
たパルスをカウントする。従つて、第２のカウン
タ１４の出力は第３図に示したように１つの基準
ゲートタイムＴの終了時から補正時間長T₁
（2msec間）だけカウントされたパルス数になる。
この第２のカウンタ１４の出力は選択回路１０で
選択されることによつて加算器４に入力され、第
１、第２、第３のレジスタ３₁，３₂，３₃にシフ
トされているパルス数の０、即ち基準ゲートタイ
ムに相当するパルス数とともに加算される。この
加算器４の出力は比較器８のロードパルスにより
ラツチ回路５でラツチされ、表示器７で表示され
る。

また、加算器４の出力が領域Ｃにある場合は、
選択回路１０で第３のカウンタ１６のカウント値
が選択される。この第３のカウンタ１６も第２の
カウンタ１４と同様に、ワンシヨツトマルチ１２
の出力パルスでクリアされた後、第３図に示した
ようにタイマ１５で決められた補正時間長T₂、
例えば4msec間だけパルス入力端子から入力され
たパルスをカウントする、従つて、第３のカウン
タ１６の出力は、第３図に示したように１つの基
準ゲートタイムＴの終了時から補正時間長T₂間
にカウントしたパルス数となる。この第３のカウ
ンタ１６の出力は選択回路１０で選択されること
によつて加算器４に入力され、第１、第２、第３
のレジスタ３₁，３₂，３₃の内容と加算される。
この加算器４の出力は比較器８からのロードパル
スによりラツチ回路５でラツチされ、表示器７で
表示される。

本実施例は、このように構成したので、分割さ
れた領域Ａ，Ｂ，Ｃに応じて補正ゲートタイムに
における補正値を表示領域判定結果に応じて容易
に決定することができる。

なお、前述の実施例では、領域Ｂ，Ｃについて
基準ゲートタイムＴに補正時間長T₁またはT₂を
付加して表示を補正するようにしているが、領域
Ａに対応する補正時間長を設定し、この間のパル
ス数を得るカウンタ及びタイマを設けることによ
つて、第４図に示したように領域Ａ，Ｂ，Ｃにお
いてそれぞれ表示を補正することができる。

第５図は、領域Ａ，Ｂ，Ｃにおいて表示を補正
し、かつ補正ゲートタイムにおけるカウント値で
再度領域を決定する本発明の他の実施例の周波数
計のブロツク図を示したもので、１はパルス入力
端子、２はカウンタ、３はレジスタ、４は加算
器、５はラツチ回路、６はデコーダドライバ、７
は表示器、８は比較器、９はメモリ、１０は選択
回路、１１は第１のタイマ、１２はワンシヨツト
マルチ、１３は第２のタイマ、１４は第２のカウ
ンタ、１５は第３タイマ、１６は第３のカウン
タ、１７はオアゲートであり、これら装置は第２
図の実施例と同じ動作をするので説明は省略する
が、本実施例では、第４のタイマ１８及び第４の
カウンタ１９を第２、第３のタイマ１３，１５及
び第２、第３のカウンタ１４，１６と並列に設
け、選択回路１０に接続している。なお、２０は
領域判定順位設定用のカウンタである。

本実施例は第６図に示したように、第４図の領
域Ａにおいても基準ゲートタイムＴに補正時間長
T₁を付加して、実際のパルス数に補正パルス数
を付加できるようにししたもので、最たる特徴
は、補正ゲートタイムにおけるパルス数で再度表
示領域を判定し、判定対象となる補正ゲートタイ
ムでの判定結果が、相当する領域である場合に始
めてラツチ、表示することにある。１例として、
表示領域Ａ，Ｂ，Ｃの順に判定するケースを述べ
れば、以下のようになる。まず、カウンタ２０の
クリア出力により、選択回路１０で第２のカウン
タ１４の出力が選択される。加算器４では、レジ
スタ３₁，３₂，３₃の総和と第２のタイマ１３の
補正時間長T₁（第６図参照）にカウンタ１４でカ
ウントしたパルス数を加算する。この加算器４の
内容は比較器８において、領域Ａの領域決定値と
比較され、領域Ａに入つていれば、比較器８から
ロードパルスが出され、加算器４の加算値はラツ
チ回路５でラツチされ、表示器７で表示される。

次に、加算器４の内容が第４図の領域Ａに入つ
ていない場合は、比較器８からロードパルスは出
力されず、カウンタ２０への出力信号によりその
内容をカウントアツプする。選択回路１０では、
カウンタ２０のカウント「１」に相当する制御信
号によつて領域Ｂに相当する第３のカウンタ１６
でカウントしたパルス数が選択される。このカウ
ンタ１６は第３のタイマ１５の出力である補正時
間長T₂（第６図参照）の間にカウントしたパルス
数であり、このパルス数は選択回路１０を通して
加算回路４でレジスタ３₁，３₂，３₃の総和と加
算される。この加算器４の内容は再び比較器８で
メモリ９の第４図の領域Ｂの領域決定値と比較さ
れるが、領域Ｂに入つている場合は比較器８から
ロードパルスが出され、加算器４の加算値はラツ
チ回路５でラツチされ、表示器７で表示される。

更に、加算器４の加算値が領域Ｂに入つていな
い場合は、カウンタ２０の制御出力で制御される
選択回路１０より第４のカウンタ１９でカウント
したパルス数が選択される。このカウンタ１９は
第４のタイマ１８の出力である補正時間長T₃（第
６図参照）の間にカウントしたパルス数であり、
このパルス数は選択回路１０を通して加算回路４
においてレジスタ３₁，３₂，３₃の総和と加算さ
れる。この加算器４の内容は再び比較器８でメモ
リ９の領域決定値と比較されるが、第４図の領域
Ｃに入つているので、比較器８からロードパルス
が出され、加算器４の加算値はラツチ回路５でラ
ツチされ、表示器７で表示される。

本実施例はこのように構成したので、常に最新
のカウント値で判定した表示領域に対応する補正
がなされ、より正確な補正表示を可能とするもの
である。

前述の実施例では、１つの基準ゲートタイムＴ
の終了時から設定した補正時間長におけるパルス
数を加算器４で加算するようにしたが、基準ゲー
トタイムＴが始まる前に設定した補正時間長に計
数したパルスを加算することもできる。

第７図は、本発明の更に他の実施例の周波数計
のブロツク図であり、第５図と同一符号の部分は
同一の構成を示しているので、説明は省略する
が、カウンタ１４，１６，１９にそれぞれ直列に
レジスタ２１₁，２１₂，２１₃、レジスタ２２₁，
２２₂，２２₃、レジスタ２３₁，２３₂，２３₃が接
続されている。

この実施例は、第５図の実施例と異なり、第８
図に示したように１つの基準ゲートタイムＴが始
まる前に各領域Ａ，Ｂ，Ｃに対応した補正時間長
T₁，T₂，T₃のいずれかを付加するものである。
即ち、第２のタイマ１３は１つの基準ゲートタイ
ムＴの直前の分割ゲートタイムTdが始まる時に
ワンシヨツトマルチ１２の出力でクリアされてス
タートすると、１つの分割ゲートタイムTdにお
いて、時間t₁、即ち198msecの後で補正時間長
T₁、即ち2msecの間出力パルスが出され、その
間にカウンタ１４はパルス入力端子１から入力さ
れるパルスをカウントする。このカウントされた
パルスは、分割ゲートタイムTd毎にワンシヨツ
トマルチ１２から出力されるロードパルスによつ
てレジスタ２１₁，２１₂，２１₃に順次シフトさ
れる。同様に、第３のタイマ１５は１つの基準ゲ
ートタイムの直前の分割ゲートタイムTdが始ま
る時にワンシヨツトマルチ１２の出力でクリアさ
れてスタートすると、１つの分割ゲートタイム
Tdにおいて、時間t₂、即ち196msecの後で補正時
間長T₂、即ち4msecの間出力パルスが出され、
その間にカウンタ１６はパルス入力端子１から入
力されるパルスをカウントする。このカウンタさ
れたパルスは、分割ゲートタイムTd毎にワンシ
ヨツトマルチ１２から出力されるロードパルスに
よつてレジスタ２２₁，２２₂，２２₃へ順次シフ
トされる。更に、第４のタイマ１８は１つの基準
ゲートタイムＴの直前の分割ゲートタイムTdが
始まる時にワンシヨツトマルチ１２の出力でクリ
アされてスタートすると、１つの分割ゲートタイ
ムTdおいて、時間t₃、即ち194msecの後で補正時
間長T₃、即ち6msecの間出力パルスが出され、
その間にカウンタ１９はパルス入力端子１から入
力されるパルスをカウントする。このカウントさ
れたパルスは、分割ゲートタイムTd毎にワンシ
ヨツトマルチ１２から出力されるロードパルスに
よつて、レジスタ２３₁，２３₂，２３₃に順次シ
フトされる。このようにシフトされてそれぞれレ
ジスタ２１₃，２２₃，２３₃に置かれた補正値は
第５図の実施例と同様の判定動作とともに選択回
路１０で領域Ａ，Ｂ，Ｃ毎に選択されることによ
つて、第４図に示した領域Ａ，Ｂ，Ｃにおいてそ
れぞれ実線で示したように表示することができ
る。

なお、前述の本実施例の周波数計では、補正パ
ルス数を加算するようにしているが、実測値に対
してマイナス傾向に補正表示する場合は、レジス
タ３₁，３₂，３₃の総和から補正時間長分の補正
パルス数を減算することで達成し得ることはいう
までもない。

以上説明したように、本発明によれば、基準ゲ
ートタイムを複数のゲートタイムに分割し、この
分割したゲートタイム毎の基準ゲートタイムにお
ける計数値を求め、可能表示範囲を複数の表示領
域に分割し、この表示領域の少なくとも１つの領
域におけるゲートタイムを、基準ゲートタイムに
対して若干の補正時間長だけ増減した補正ゲート
タイムとして設定し、各領域に相当したゲートタ
イムでの計数内容を求めるようにしたので、例え
ば、車種別に規定される指度特性領域に相応する
補正表示を、良好な応答性を持つてなすことが可
能となり、極めて信頼性の高い周波数計とするこ
とができる。

【図面の簡単な説明】

第１図は実測値に対する表示値の補正特性を分
割した表示領域別に示した図、第２図は本発明の
１実施例の周波数計のブロツク図、第３図は基準
ゲートタイム及び補正ゲートタイムの関係を示し
た図、第４図は可能表示領域を分割して表示する
状態を示した図、第５図は本発明の他の実施例の
周波数計のブロツク図、第６図は基準ゲートタイ
ム及び補正時間長を加えた補正ゲートタイムの関
係を示した図、第７図は本発明の更に他の実施例
の周波数計のブロツク図、第８図は基準ゲートタ
イム及び補正ゲートタイムの関係を示した図であ
る。１…パルス入力端子、２…カウンタ、３₁，３
_２，３₃…レジスタ、４…加算器、５…ラツチ回
路、６…デコーダドライバ、７…表示器、８…比
較器、９…メモリ、１０…選択回路、１１，１
３，１５，１８…タイマ、１２…ワンシヨツトマ
ルチ、１４，１６，１９…カウンタ、１７…オア
ゲート、２０…カウンタ、２１₁，２１₂，２１₃，
２２₁，２２₂，２２₃，２３₁，２３₂，２３₃…レ
ジスタ。

Claims

【特許請求の範囲】

１基準ゲートタイムを複数ゲートタイムに分割
し、この分割ゲートタイム毎に入力パルス信号を
計数し、各分割ゲートタイムにおける計数値を加
算して基準ゲートタイム相当の計数総和を分割ゲ
ートタイム毎に求めるとともに、可能表示範囲を
複数表示領域に分割し、これら表示領域の少なく
とも１つの領域におけるゲートタイムを前記基準
ゲートタイムに対して若干の補正時間長だけ増減
する補正ゲートタイムとして設定し、前記補正時
間長相当の入力パルス信号を前記基準ゲートタイ
ムの前もしくは後にて独立して計数し、基準ゲー
トタイム相当の計数値に補正時間長相当の計数値
を加算もしくは減算することにより、前記補正ゲ
ートタイム相当の計数値を求めることを特徴とす
る周波数測定方法。