JPS5873892A - 電子時計 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 従来、電子時計の大爽さを定めるものとして、水晶振動
子、パルスモータ、電子表示素子、電池の′うちのいず
れかが限界となり、技術の発展と共に交互に限界の地位
ｆｃ譲りながら体積の縮小化の道をたどって衣た。

時計の動作寿命を定めるものとして、分周電力、パルス
モータ電力、水晶発振器電力かあり、これら□に組合わ
される電池の漏れ電流損失があり、これらと使用電池の
電流容楡との関係で電子時計の動作寿命が定められた。

電池時計の商品性において、性能は轟然として１：Ｍピ
の外形寸法及び動作寿命は大爽な割合を占めるものであ
り、最近になってようやく自動巻の機械式時計の域に達
して来た１。

更に最近の技術によればモータの特性向上及び一列機構
の設計の合理化により、時計を駆動するに必要な電力は
数年前の１０μＷから１μＷ以下にまで低下しようとし
ている。又、電子表示の時計の時刻表示に要する電力に
就いても、液晶表示を例に取ればＯ９５μＷ以下になっ
た。ここで時刻表示に要する電力だけを考えるとすれば
、電池容量は１／１０で良い事（ｔこなり、或いは動作
寿命を１０年とする時計をも設計可能となった。現状に
おいては、時刻表示以外の電池時計の電力消費が３μＷ
〜１．５μＷ存在し、これはその２／３を発撮回路、１
／３を分局その他の見損以外の時計回路システムが消費
するようになっている。従って、現在時計の薄型化、長
寿命化に対する難点の２／３は電気回路であると言える
。

本発明は、上記の問題点である電気回路の消費電力を低
７城化し、史に性能の向上をも期待でもるシステムの構
成に関するものである。本発明の要点は、電源電圧に対
しコンデンサを直列に接続してエネルギーを蓄え、次に
これを並列接続してコンデンサの両端の電位差を平均化
し、これらのスイッチング動作により高い効率の低電圧
源を作成し、この低電圧を用いて水晶の発振及び時計用
の情報処理を行う事により従来の電子回路で行って来た
情報の処理をもとの電圧の２乗分のｌにし、−挙に１／
４〜１／２５とし、総消費′電力で従来の電子時計の１
／１０を達成し、薄型でかつ長動作寿命の電子時計を提
供するものである。更に本構成によれば電子部品を低い
イ／ビーダ／スで使用で久るようになり、水晶発振器の
精度、安ボ度、精度の維持の容易さにおいて効果が犬へ
い。又、本構成は電子回路による機能の増大を特徴とす
る多機能時計、例えば多重アラーム時計や計算！−４付
六時計、或は純然たるポケッタブル機器例えば手帳型計
算器に用いて効果が犬であり、父、場合に応じて高電圧
や低電圧を便いわける／ステム、例えば、常時は低電圧
源で計時を行い、表示素子のコントラストを高めたり、
置数表示や演痺結果の表示時には低速動作とし、演算命
令時のみ演算の速度を上げたい場合に演眸部電源を切り
かえて高電圧部を用い計痺器の一作周波数七限を向上さ
せ、クロックパルスの周波数を褐＜１〜で演算スピード
を向上させる場合などに用いて低消費′重力化と高性能
化を両立させる事ができ、効果の大もなもＪ）である。

次に、図面に基つき本発明の１実施例を説明する。第１
図において、黒の太線はエネルギー流の経路を示し、細
線は信号の経路を示すこととする。

第１図にｐいて、１１１は本発明における電圧変換回路
の為の極低電力の開発振器で、例えば像相互コ／ダクタ
ンスのＣ７ＭＯ８インノく一夕を３段〜５段リング接続
して作られる。１１２はスイッチング回路網で、開発振
器１１１から得られる信号に同期してスイッチングされ
る。１１３は時計の時間基準信号源で、例えば水晶発振
回路で実現化される。１１４は計時単位信号合成機構で
時間基準信号源１１３の出力、例えば３２７６８Ｈｚ　
　から時計の刻みの単位となる信号、例えば家庭用１）
タロツクには秒まで正確であればよいからＩＨｌを合成
し、またクロノグラフ用には１／１００単位まで測れる
ように１００　Ｈ２を合成する。１１５；を計時機構で
あって初期値の設定の可ｎヒな計数器で構成され前記計
時単位信号合成機構１１４の信号を計数する事により初
期値時刻をスタート点として時刻を保持する。１１６１
ｒｉレベル変換器で水晶発振器１１３、計数信号合成機
構１１４、計時機構１１５までがＶｓ　ｓ’例えば０．
３Ｖで動作し、表示装置１１７以降の／ステムがＶｓｓ
、例えば１．５５Ｖｏｌｔで動作するが如く動作電圧レ
ベルが異る場合に信号の伝達すべ角情報は変えずに電圧
レベルのみを変換する。レベル変換器１１６は計数信号
合成機構１１４と計時機構１１５の間に挿入し計時機構
１１５はＶｓｓ＋で動作せしめる方式例えば計数信号合
成機構１１４を分割して前段をＶｓｓ’で動作させ後段
を・Ｖｓｓ　ｉで動作させ前段と後段の間にレベル変換
器１１６をそう人する方式も考えられる。そう人の位置
によりレベル変換すべ衣信号路の故が異なり又取扱う周
波数が異なる。一般には計時機構よりも周波数の高い側
にレベル変換器１１６を設置する方がレベル変換器の数
が少なくて良いが消費電力が増える又周波数の低い側に
設置する方がレベル変換器の数が増えチップサイド的に
負担が犬Ａいが消費電力が低くなる１表示装置１１７は
計時機構１１５で保持される時刻情報あるいはその他の
指示情報を表示するブロックでデコータ及表示駆動回路
及表示素子を含む。１１８は電気的エネルギー源で例え
ば過酸化銀電池あるいは太陽電池と二次電池を組合せた
システムが用いられる。

スイッチング素子を制御するスイッチングバルスは、水
晶時計の場合分周段の途中から簡単に取り出せるが、こ
れと独立に極低電力のり／グ発４器を用いる方法があり
、高Ｑ値の水晶振動子を用いた低電力水晶発振器の遅い
起動性に比較して、速い発振立上り特性を喘えたり７７
発振器を副発振器として用意し、こ汎により電圧変換の
スイッチングを行う事がで点る。

第２図は、本１顧に卦ける電圧変換用の副発振器（Ａ）
、波形整形回路（Ｂ）、スイッチング回路（Ｃ）の具体
的実施例である。２０１は１．６Ｖｏｌｔの電池、５、
：パ、、；。

２１１は低ＧｍｉのＰチャネル薔シバ／スメントＦ・Ｅ
Ｔ、２１２はＮチャネルエ７ハ７スメントＦＥＴである
。第２図において、Ｐチャネル・工／ハ／スメントＦＥ
Ｔ、２１１と、Ｎチャネルエ／ハ／スメ／）ＦＥＴ２１
２の対は、インバータ回路を形成し、ゲインが充分であ
扛ば該回路の応答時間の３倍を半周期とする周波数で発
振する。

発振を副発振器として用いる事は、集積回路化に際して
コンデンサが不要な為に有効である。

周波数は、例えばｌ　０００　Ｈ２〜１．００　Ｈ２で
、この発振で消費する電流は、０１μ八〜００１μＡと
なる。２１１の低相Ｕコ／ダクタノスＦＥＴは発振時に
ＦＥＴ２１１／ｌび２１２を貫通し、電源を短絡して流
れる電流の成分を減する為の処理であって、インバータ
のソースと電源とを単に高抵抗を介して接続する事によ
っても該貫通電流の低下を達成でへるものである。

信号φＤ２１３は、やはり低Ｇｍのインバータ２２１に
よって波ｑ’＠形され、スイッチ７７回路（Ｃりにφ、
Ｆなる相漏、的な信号対として供給される。

スイッチング回路＋ｃ）ｖｄ供給する信号は必ずしも相
反転した相補的な信号である必要はない。

も°しもスイッチング部にｍ相（ｍは自然数）の１呂号
を供給する必要がある場合には、発振部（Ａ）の奇数個
例えば２ｎ＋１個（（２ｎ＋１）、＞ｍ、ｍは自然数）
のインバータの出力信号が同一位相で位相が相互に異な
るのを利用して、となり合うインバータの出力の排他論
理和の如勇う−タ回路によ。

す（２ｎ　＋　１　）以下の個数の信号、及びその反転
信号を得る事ができる。

第２図のスイッチ７７回路（Ｃ）の実施例は単相で相補
的な２つの信号があれば良い。

第２図の２３１．２３３．２３２．２３４は共にスイッ
チング回路で、機能的にはφ＝Ｈにも・いて、偶数番号
２３２．２３４のスイッチがＯＮとなり、奇数番号２３
１．２３３のスイッチがＯＦＦとなる。

このφ＝Ｈの状態でコンデ／すＣ，２４１及びＣ２２４
２は直列に接続されて、その両端がｙ　ｉ＋　ｎ及びＶ
ｓｓに接続され光電される。

Ｖｓｓ　１／２　ｆｘ　ル出力端２５１と電源ノＶＩＨ
Ｊ又はＶｓｓとの間に負荷が接続されていれば、又Ｃ１
と０２の容量比が等しくなれば、Ｃ７、Ｃ２の各々の両
端の電圧ｖ１、ｖ２ｔＪ″ｉ相等しくない。次にφ＝Ｌ
となると奇数番号２３１．２３３のスイッチがＯＮとな
り、２３２．２３４の偶数番号のスイッチがＯＦＦとな
ってＣＩ　（２４１１Ｃ２（２４２）のコンデンサは並
列接続されＶ、＝■２（＼０）となる。

φのＨ，Ｌの交互の切り換えにより、２５１のＶａｓ１
／２出力端からはｖＤＤとＶｓｓ　］／２の間で測って
Ｖｓｇ　ｌの１／２の電圧が得られる。Ｃ，＝　２．５
　ｔｔＦ、Ｃ２＝　０．１μＦの如く値の犬をく異なる
コンデンサを用いても良いが、Ｃ１、Ｃつの容量値の近
い方が利用効率が高い。

なんとなればスイッチング回路の切換動作によって、コ
ンデンサ間互の間でジュール損失をともなう電荷の移動
が生じると、重力効率が低下するからである。コンデン
サ２４１と２４２の値が完全に等しければ、並列位相で
接続する直前の各コンデンサの充電電圧は相等しく、並
列接続時にコンデンサ間の電荷の移動は生じない１゜２
３１はＰチャネルＦＥＴを用いたスイッチでＯＮ’状態
ではｖＤＤに接読する事が必要であり、ＯＦＦ状態では
ドレイン電位がｖＤＤとＶｓｓ　１の間にあって該ソー
スドレイン間のインピーダンスは犬でなければならず、
もれ電流は無視で＾る程の小さな値でなければならない
。

ＦＥＴ２３４とＦＥＴ　２３１は相補的にＯＮｇｌびＯ
ＦＦになり、φ＝ＨでＮチャネルＦＥＴ２３４が、ＯＮ
、ＰチャネルＦＥＴ　２３１がＯＦＦとなる。

２３２．２３３は伝送ゲートでろって、２イツチングす
べき点の電位がｖＤＤとＶｓｓの中間にあるので、Ｐチ
ャネル及びＮチャネルのＦＥＴを対にして確実にＯＮと
なるようにして用いている。第２図でＰチャネル（以下
Ｐ−ＣＨと略記する）ＦＥＴのサブストレートは全てｖ
ＤＤに、Ｎチャネル（以下Ｎ−ＣＨと略記する）ＦＥＴ
のサブストレートは全てｖ８８１に接続されている。

第２図（４）の発振器を用いずに、時計用時間基準信号
源である水晶発振器を電池電圧で直接駆動せしめ、該発
振出力信号硯ば、′その分周された信号をもって電圧変
換回路を駆動するシステムを用いる事もで角る。この場
合の低電圧源作成の目的は、は、例えば液晶のマトリク
スドライブの為の低電圧を供給するとか、低めの閾値電
圧で既に発振させている水晶発振器の・イアスミ圧を低
下させるとか、電界効果トランジスタを用いた抵抗に印
加するバイアス電圧を供給するのに用いる。

第２図（４）の発振器部分は、低消費ＫＲ化の為の開発
振器であるから、ここでの消費電流を低下させるよう注
意を用する。発振出力信号２１３の出力波形は鈍った波
形で、インバータ２２１に直接該鈍り波形を印加すると
貫通電流成分（Ｐ−ＣＨＦＥＴとＮ−ＣＨＦＥＴとの両
方を通過して流れる電源短絡電流成分）が大になるので
、発振部のとなり合った２つのインバータ出力を用いて
、第５図の如く貫通電流成分のない波形整形ができる。

第３図（４）は１／３の電圧を得る場合の例であって、
３０１は電池、３１３は発振器、３２１は波形整形、３
２４は成艷波形を得るためのインバータである。φ＝Ｈ
に罫いて、Ｎ−ＣＨＦＥＴ３３２、伝送ゲート（以下Ｔ
Ｇと称す）３４２．３４４がＯＮ’になって、３つのコ
ンデンサ３５１，３５２゜３５３は直列接続となって電
源に接続され、充電される。次にφ＝Ｌとなると、ＦＥ
Ｔ　３３２、Ｔ、Ｇ３４２．３４４はＯＦＦとなり、Ｐ
−ＣＨＦＥＴ３３１．３４１及びＴＧ３４３．３４５が
ＯＮとなり、３つのコンデ／す３５１．３５２．３５３
は並列接続されて、電圧の平均化が行われる。この平均
化動屋により、・・デ・すの容量のばらつきに起因する
３つのコンデンサの充電時における電圧の１ばらつ衣は
直されてしまい、正確に電源電圧の１／３の電圧が作ら
れる。既に述べた如く高効率実現の為には、３つのコン
デ／すの値の比はｌとなる方が望ましく、低電圧電圧源
出カイ、ンヒーダンスをＦげる都合からは、コンデンサ
容量が犬である方が良く、又低電圧化回路を小さな体積
で、ローコストに実現しようとする立場からは、コンデ
ンサ容量が小の方が良い。このよう”に相克する要求を
満足するシステムとして、第３図Ｂがある。

ここで電圧変換には小容量コンデンサを用いた第３１ｄ
−Ａのシステムをそのまま用い、該電圧変換器出力を、
大容量コンパンサ３９９にスイッチ回路３８９を用いて
いるう 電圧の低い出力の得られる状態で、電荷を転送する方式
が考えられる。電荷の転送は低電圧出力位相で行われる
ので、定常状態において、該大容、量コンデ／すの電圧
と低電圧化回路の出力電圧とはほとんど一致し、異なる
電圧θ）コンデンサの並列接続によるジュール損失の成
分はほとんど生じない。又、出力負荷から見た微分出カ
イ／ピータンスはイ氏い１直となる。

第４図は一般に与えられた電源電圧のｎ７ｍ（ｍ。

ｎは自然数）を作る回路の原理を説明する為の図テアル
。４１１〜４ｍｎの各コンデンサの容量は全て等しくＣ
Ｏであるとし、又電源電圧（ｖＤＤ　とＶｓｓｌとの電
位差）はＶＯであるとする。簡単の為ニハシめに４１１
〜４ｍｎのコンデ／すには電荷が充電されていなかった
とし、第４図Ａの如く結線されていたとすると、各コン
デンサには等しくＱｏ＝ＣｏＶｏ／ｎだけの電荷が蓄え
られ、コンデンサの両端にはＶＯ／ｎの電圧が現われる
。次にコ゛／デ／すの向きをそろえたままｍ個直列□と
なるように結線を変えたとすると、コンデ／すの総数を
変えないとすればｍ個直列のコラムがｎ個でへる。

これらｎ個のコラムを並列接続すると、並列接続シタ状
態でコラムの両端の電圧は（ｍ／ｎ　）Ｖｏ　、！ニー
なる。文明らかに、以上の操作の過程では、コンデンサ
のつなぎかえに由来する電流が生じないから理屈の上で
は１００％の効率で電圧変換されることになる。各コン
デンサの容量が等しくなっている事により１００％の効
率が期待で＾る。以上は動作原理を判り易く説明する為
の一例であって、実際ニはコンデンサの数はずっと少く
て済ム。

■　ｎ７ｍ＞１／２の場合 １−　ｎ７ｍ　＜　１／２となる。従って、Ｖｏ　（１
−ｎ７ｍ）の電圧を作り、ｖＯとの差電圧を利用すれば
鮎。

１更用コンデンサが、原理説明のとおりの用い方である
とｍｎ個の等容量のものが必要であるが、ｎの数がｍよ
り多い場合に７Ｊ式で１ｍ／２−　ｎ　１に節約される
。

■　直列コンデンサの置換 ｎ個直列にしたｍ個のコンデンサコラムをｍ個直列にし
たｎ個のコンデンサコラムに接続し直す場合に、定常的
に直列Ｉ／Ｃなったままのコンデンサを小容量の１個の
コンデンサに直換える事がで奉る。少くともｎ個直列の
コンデフサコラム９個、すなわちｎ２個の１ンデ／すは
、ｌ／ｎの容量のコンデンサｎ個に置換える事ができる
。

第５図は、本願発明による′電圧変換回路に更に回路素
子の閾値を基準とした電圧制御回路を組合せた場合の例
を示す。第５図の構成は、例えば、リチューム電池の如
く、大電力容量で保存寿命も非常に良好な電池が、時計
用としては電圧が高め（約２．６〜３．２　Ｖｏｌｔ　
）で、かつ銀電池に比較して電圧変動率が大缶な電池を
有効に利用する上で非常に便利な回路である。５００は
電池　５０１゜５０２．５０３は、１４低電流のインバ
ータで、３個をリング接続して一振させている。各イン
バータの出力は位相が２に７．、ニアつつずれた波形整
形されていない発振波形であるから５０４０波形整形ゲ
ートで、貫通電流小で波形整形で奉る。５０４及び５０
゛３の出力が共に１Ｈ“において５０４の出力は′Ｌ〃
に設定され、５０４及び５０３の出力力玉共にｗ″Ｌ“
において、５０４の出力は１Ｈ“に設゛定される。５０
４の出力は更に波形整形して、既説明済のコンデンサの
接続路の切換回路で、５０８５０９０２つのコンデンサ
を直列と並夕１ｊに切換えて１７２　ＶａＳ、　（Ｄ電
圧を得る。更に５１０はＣ／ＭＯＳインバータの人・出
力を結合したもので、ｐ−Ｃｈ−ＦＥＴ、Ｎ−ｃｈ　　
ＦＥＴの閾イ直の絶対１直のオロを越える電圧に対して
は、ツエナータ゛イオードに似た電圧（ソース間）電流
特性を示すので、この閾値の和を基準とした峨圧制御回
路を構成してψ）る。Ｃ／ＭＯＳイノノく一夕５１０の
電圧は（ｌｙｒｐ　ｌ　＋　ＶＴＮ　ｌに、（にＰ−ｃ
ｈ−ＦＥＴ５１３のソースフォロワによる電圧成分１ｖ
ｒＰ１５Ｅ力ａｈつて、２１Ｖｒｐｌ　５−ｖｒｔｖと
なる。ＦＥＴ　５１１は、Ｎ−ａｈ−ＦＥＴを用いた高
抵抗である。５１２は、太’ｔ　ｍ　容４１のｐ−ｃｈ
−ＦＥＴで、ソースフォロワとなってい　　　　　　ス
出力電圧はゲート電圧るためにノー よりｖ７Ｐだけの電圧の差があり、Ｐ−ｃｈ−ＦＥＴ５
１３でかさ上げされたぶんの電圧ｆ）ｉ　ｐ　−ｃ　ｈ
−ＦＥＴ５１２における差電圧の補償に用いられる。

制御出力５１９の出力電圧は大略１　ｖｒｐ　ｌモｖＴ
Ｎになっており、ＩＣ製造時の閾値の・くラツキに対し
て、本回路では電源電圧の制御によりマツチングを取っ
ており、かつ効率の良い電圧変換回路で大巾に電圧変換
したあと、更に細かな電圧調整をＦＥＴの閾値を基準と
して〆行う事により、エネルギー効率の極めて高い／ス
テムが実現されろ。

５２０は水晶発振回路、５２１は波形整形回路で時間基
準信号を発生し、５２３は分周回路で、波形整形回路５
２１の出力から計時単位信号を合成する。５２４は計時
回路で、低周波を取扱い、消費電流も少いので　分周器
５２３より低インピーダンスの水晶発振器５２０の電源
を用いている。

５２５はレベルンフタでミ計時回路５２４の論理出力信
号を坐電圧に変喫し、表示装置５２６を駆動する信号を
供給する。

第６−Ａは、本願構成による温度補正回路と電圧変換回
路とを結合させたシステムのフ゛ロック図である。６０
０は銀電池、６０１，６０２，６０３は低相互コンダク
タノスのインバータ、６０４は抵抗、６０５は容量であ
って、６０４及び６０５は集積回、噂組み込みの場合も
可能である。集積回路内の６０１．６０２，６０３のコ
ンダクタンス及び浮遊容量が再現性良く作られない場合
には、６０４の抵抗を外付けにして発振周波数の調整あ
るいは温度−発振周波数特性の補正を行う。該発振周波
数の調整には６−０５を集積回路の外付けの調整コンデ
ンサとして用いても良いし、インバータ６０１，６０２
，６０．３へ供給する電源電圧を調整して相互コンダク
タンスを変える事により調整してもよい。６１０は既に
説明した本発明による電圧変換回路である。６１４，６
０２．６０３゛のインバータによる発根回路の発振周波
数のＬＭ　ｉｆ係数が大である場合には、６００の銀電
池の安定不変な電圧を直接インバー多６０１，６０２゜
６０３に供給すれば良いが、Ｉ；外付けの感温素子例え
ば６０４にサーミスタ抵抗、あるいは６０５に感温コン
デンサを用いない場合、あるいはマンガン電池を用いる
家庭用の置時・計の場合には、発振インバータを構成す
る６０１，６０２．６０３に用いる能動素子であるトラ
ンジスタの制御端子の闇値を基準とする簡単なレギュン
ータ回路から電源を供給する方が、集積回路製造時のト
ランジスタの定数の特性上の偏差を吸収で缶で良い。６
１１は時間基準信号源で、水晶発振回路である。

６１２は分周器、６１３はデータタイプフリップフロッ
プであって、周波数の差を得る回路の一実施例である。

周波数差が非常に大缶い場合に、データタイプフリップ
フロップ６１３の出力は差周波数の整数倍を与えるよつ
になるから、例えばデータ人力りに１６　、３８４　ｒ
（Ｚ　、クロック人力φに１．０２３）ＩＺを接続する
と、ｌ　６’Ｘ　（１，０２４−１，０２３）Ｈ２の差
周波数信号が得られる。６１４は２乗の乗算−路で、水
晶振動子・の２次温度係数補正の為の信号を合成するた
めに備えである。

６１６は周波数加算回路の一実施例で、排他論理回路あ
るいはその倫理否定である一致回路（ｉｄｅｎ−ｔｉｔ
ｙ　ｇａｔｅ　）が最も簡便である。６２３は感温発振
器−電量変換回路用第２信号発生回路の出力６０６を６
１１の信号の位相に同期化する為の回路で、６２３のデ
ータ人力と出力との周波数はほとんど等しく、単に位相
のみ６０６への同期から周波数加算回路６１６の出力に
同期したものに変っている。６２４は分周器で、補正用
の低周波数の信号を作る。

分周器６２４の出力信号の位相は分周器６１２の出力信
号の位相とインバシタ６２２にＬる信号の反転作用を利
用して水晶発振回路６１１の半周期分ずらした波形とな
っている。６２６は周波数加算用のゲートである。以上
述べた所において、温度特性の２次特性補正用の乗算回
路６１４の出力及び同１次特性補正用の信号作成回路の
分周器６２４の出力の各々の信号は３時間基準用の信号
源である水晶発振回路６１１からの信号をも利用して合
成しているが、本来゛利用することが必然的ではなく、
近くに周波数源としであるから利用したに過ぎず、別の
発振器を用いて、あるいは電圧変換用信号６０６つ・ら
合成しても良いものである。

第６図Ｂは２乗回路で、第６図Ａの２次特性補、正用２
乗算回路６１４に相当するー゛実施例である。

χは被２乗入力信号、ＲＥＦは周波数測定の為の時間信
号で、第６図Ａの保持機４６１８あ７）いは分局器６１
７あるいは分周器６１５あるいは分局器６１２あるいは
水晶発振回路６１１の如く安定な周波数の信号を基ＶＣ
，合成する。周波数の測定法の一実施例として、第６　
Ｉｇ　Ｂでは一定のＲＥＦの周期の間のχ入力りパルス
の数を計数する。本方式は比較的長い周波数測定の時間
における平均の周波数を求める事になり、７ノターや雑
音の影響を軽減で糞、時計用の時間基準信号の周波数一
定という性質を有効に生かす事のでへる方法である。

第６図Ｂで１百１はＲＥＦの信号の立上りに同期して短
時間立下がるリセット信号で６３１の論理回路による遅
延及びゲート６３２によりＲＥＦ信号とクロックパルス
φαとから合成される。６３３は計数器で、ＲＥＦ↑信
号でリセットされて１０“計数値となり、その後χなる
被２乗信号パルスを計数して時間の画数として一定の勾
配の段階波状に計°数値を増加させる。ＲＥＦのパルス
巾は・・イレベルの期間において短かくローレベルカ長
い。

このＲＥＦ信号のハイレベルの期間に未知の周波数の信
号χを計数し、残りのローレベルの期間はこの計数値を
保持し、次のＲＥＦの信号の立上り縁において作られる
ＲＥＦの立上り微分信号ＲＥＦ↑により該計数値は０に
リセットされることをくり返す。例えばＲＥＦの・・イ
レベルの期間を１秒、ＲＥＦのローレベルの期間を１５
秒〜３００秒位に選ぶと良い。金属ケースに収められた
時計のステップ状の温度変化に対する熱伝導の時定数は
約８秒〜１５秒であるし、人が携帯しでいる状態での温
度変化の最小時間は数分間であり、実際に時計の保持時
刻の変化として目に見えて変化が現われるには更に数時
間ないし数十時間を要するので、０．５秒以下の時刻指
示誤差を気にしない場合は上記のＲＥＦ侶号信号−レベ
ルの期間は１時間程度にまでの長い期間にしてよい。従
って第６図Ｂにおいて計数器６２３は常時１人力の周波
数を保持しており、例えばフリップフロッグ７個のカス
ゲート接続で構成された計数器を用いたとすると、計数
器６２３はＱ＋ｏ　−Ｑ＋ａ　の７ビツトで温度差情報
の２乗演算を実施するための一実施例を示す。上記温度
差情報をθとし、 θ”　ｑｏ　２°＋ｑ、２’＋　・・・十９６２６と表
わしたとすると、Ｑ１１＝Ｈ（ハイレベル）はｑｌ−１
に対応し、ｑ＋ｔ＝Ｌ（ローレベル）は　７ｉ−〇に対
応するように設定でへる。θ２を実現するには、まずθ
１に比例した信号を作る。一定周波数のｆｃ信信号音パ
イナリカウ／りを用いて１／２ずつ順次分周し、２’−
ｆｃの周波数の信号ＣｉとＱｌｉとの論理積を論理和ゲ
ートにより加えるとθに比例した周波数ｆθ１の信号Ｃ
θ１が得られる。次、て全く同じ操作で、Ｃの代りにＣ
６０を用い、２−１°ｆθ１の周波数の信号Ｃθ１１と
Ｑ＋ｉとの論理積和から０２に比例した信号ｆθ２　を
得る。

同様の操作を続ければθの３釆以上のべき東に比例した
信号を得る事も容易である。このようにして得るθの０
乗〜３６．５乗１で、あるいはより高次のべき乗の信号
を適当な係数を掛けて加算することにより、実際に用い
られるＸカット水晶撮動子やＤＴカット、ＡＴカットの
水晶振動子の各々の１次、２次、３次の温度係数を補償
できる。当然ながら最高次数具Ｆの次数の温度係数につ
いての補償をも行う事がでへる。ここで上記原理を変形
してシステムの簡易化を行う事がでへる。＠記の説明に
おいて一定周波数の信号ｆｃから０１に比例したｆｏ１
をわざわざ作って考えたが、ｆｏ、に相当′する信号と
して、χ入力を用いる事がでもる場合がある。温度検出
器を間欠的に動作せしめ、例えばＲＥ　Ｆ　信号Ｉ）　
、／・イレベルにおいてのみ温度検出器を動作させ、こ
の間に測定したデータを計数器に保持してお勇、この保
持されたデータを基に温度補正信号を発生せしめる７ス
テムにおいては、χ入力に相当する温度信号は１■欠的
にしか入力されず、ｆｏからｆｏ１を作るような函数発
生機構が必要であるが、本願の実施例の如く電圧変換用
υ）発振器全常時動作せしめ、かつ該信号と周波数の一
定の信号との差信号が温度差信号であグて連続的に得ら
れる場合には、ｆｏ、の代わりにχ信号を用いる事かで
傘、７ステム構成を簡単にできる。第６図Ｂは以上に述
べたような簡易化されたシステムの実施例である。

第６図Ｂにおいて、ＲＥＦは一定周波数の信号で周期測
定の基準となる信号で、水晶発振器出力信号を分周して
得られる比較的低周波数の信号であり、計時単位信号作
成機構（第１図１１４）或いは保持機構ｉ４１図１１５
）から合成される。

χは温度差信号で、第６図Ａのデータタイプフリツプフ
ロツプ６１３で作成される。Ｃはクロック信号で、χよ
りも高い周波数の信号であれば何でもよいが、ＤＩＶ■
６１２の出力信号とＤＩＶ■６１５の出力信号の位相を
すらす必要があるので、その目的にそうように信号を選
ぶ必要がある。

第６図Ａ、Ｂ、Ｃの説明において、全てのトグルタイブ
フリノブフｌノブ（以）’Ｔ−ＦＦと略ｄ己する）は立
下りトリガ、全てのノツチ（以上Ｌ−ＦＦと略記する）
はクロック信号の・・イレベｌしでデータを読み込み、
ローレベルで該データを保持するとする。また、データ
タイプフリソプフロノプ（以下Ｄ−ＦＦと略記する）は
クロック信号の立下りの瞬間におけるデータの値を保持
するとする。

第６図Ｂにおいて、６３１はデジタル遅延回路でＣの立
上りに同期してその出力がｆ＃７、遅延の時間巾で、Ｒ
ＥＦの立上りに同期した信号ＲＥＦ↑をゲート６３２を
用いて作成する。Ｎ（Ｑ＋ｊ）　６３３はχ入力の周波
数を計数し、保持する計数器で、Ｑ＋　ｏ　−Ｑ＋　ａ
は２°〜２６の重みを表わす。Ｄ−ＦＦ６３４はχ入力
信号をＣの立上りに同期した信号にする同期化の為の回
路、６３５は微分の為の遅延波形を作る為のＤ−ＦＦで
ある。周波数測定・保持用の計数器６３３には、フリッ
プ７０ツブ６３４で同期化された信号′ｉ髪とデジタル
遅延回路６３１の出力とからＲＥＦ信号のハイレベルに
位置するＣｐ＝χ餐・ＱｎＥｐなるＨ十数用の信号を作
成し、計数器６３３で計数する。ゲート６３７はフリッ
プフロッグ６３４及び６３５の出力信号２＋、χ簀菱の
遅延を利用して、χＸの立上りに同期した信号χ真↑を
作成する。χ簀↑の・・イレベ；、・ルのパルス巾はＣ
人力信号の同期に等しくＣ人力の立下り、即ち第６図へ
の発振器６１１の出力の立上りに同期している。６３８
はχ村を分周して低周波数の信号を得るためのカスケー
ド接続されたＴ−ＦＦからなる分周器で、各々のＱｉｏ
　＝　Ｑ＋ａの出力の変化はχに↑の立下りに同期して
いる。

６３９は論理積和を県易くする為の特別な表記であって
、６４０ゲートの出力をｙとすると、）’　＝　Ｑ＋ａ
　”　Ｑｏ＋ ＋Ｑ１．慟虜、・ＱＱ２ ＋　Ｑｎ’　Ｑｏ＋　”　ＱＱ２す砧 ＋Ｑ１３・Ｑｏ１’　ＱＱ２　”　Ｑ＋］３　’　Ｑｏ
　（十Ｑ、２・Ｑｏｌ・ＱＱ２・Ｑｏｘ・Ｑｏ４・ＱＣ
＋５＋　Ｑｕ″Ｑｏ１°Ｑ０２°Ｑｌ”ＱＱ４・ＱＱ５
・Ｑｏ６＋　Ｑ＋ｏ　”　Ｑｏ　＋・Ｑｏ２・ＱＪ１３
・ＱＱ４・ＱＱ　ｓ・Ｑｏｅ・ＱｏＴである。これを既
述のＣｉなる信号金剛いて表わし直せば、上記の右辺は 右辺＝Ｑ、６・Ｃ１ ＋Ｑ３．・Ｃ； ＋Ｑ、４・Ｃ３１ ＋Ｑ１．・Ｃｉ ＋Ｑ１２・Ｃ３ ＋Ｑ１１・Ｃ６ ＋ＱＩｏ−Ｃ７ となる。周波数を与える記号ｆ□を設定し、ｆｆ（４）
はＡの周波数を表わすとすると、ｆ　（Ｃ，）　＝　２
’・ｆ（χ★）・２−７ｆ（Ｃ，）＝’２’・ｆ（χ１
１）・２−７ｆ（Ｃ３）＝　２’　−ｆ　（ｒリ　・２
−７ｆ　（Ｃ，ｌ　＝　２’・　ｆ　（χリ　・　２−
７ｆ（Ｃ′５）＝２２・ｆ（χつ・２−７ｆ　（Ｃ６１
＝　２’・ｆ（χす・２−７となり、 ｆ（ｙ）＝２’・ｆ（χ２） が成立する。論理積オロを見易くするための特別な表記
を用いる。例えばマトリクス６３９とゲート６４０を用
いて表わさ扛る。

ＡＮＤ−ＯＲゲートを用いる理由はＱ＋ｏ　−Ｑ＋ａに
対応する２　′ｆ　（Ｃ）〜２″ｆ　（Ｃ）のウェイト
付は信号の周波数をＯＲゲート６４０の知勇論理ゲート
を用いて加算することを可能とするには該ウェイト付は
信号の任意の組合せに対する論理積を全て加えたものが
常にローレベルである必要があるからである。ＡＮＤゲ
ートを用いる場合は負論理にして全く同様の考察をすれ
ばよい。ＥＸＣＬＵ　Ｓ　Ｉ　ＶＥ　−ＯＲゲートを周
波数加算に用いる場合は該つｒ−ｊ）信号相互の波形の
変化の一致さえなければよい。第６図（０は第６図（Ｂ
）における視度データの測定及び保持のタイミングを示
すタイミングチャートである。横軸は時間で縦軸は上向
もにハイレベルをとっである。ＲＥＦ入力信号は遅延さ
れ反転されてＱＲＥＦ信号になりＲＥＦ信号とＱＲＥＦ
信号とからＲなるリセット信号が作られる。ＲはＲＥＦ
信号の立上り信号でＲＥＦ↑の反転信号そのものである
。ＰＩｄＱｎｅｙ信号そのもので、Ｐのローレベルで計
数しＰのハイレベルでデータを保持する。

・Ｃｐは温度データの計数用の信号である。ＱＨｏ〜Ｑ
＋ａにデータが蓄えられたｔ２〜ｔ、の状態では〜既に
述べた機構によりχ２に比例した信号が得られ第６図の
システムが動作する。

第７図はレベル変換回路の一実施例である。インバータ
７０１の入力信号Ａ　７００がレベル変換されて出−力
信号Ａ’　７２−０になる。インバータ１ｒＪ１は低電
圧動作であり、入力信号７００及び出力信号７０２は共
に論理レベルがｖＤＤとＶｓｓｊであるような相補的な
信号である。

ＦＥＴ７１１　．７１２，７１４，７１５及びＦＥＴ７
２１．７２２．７２４．７２５はｖＤＤトｖＳＳ２を論
理回路の出力レベルとするＮＡＮＤゲートを構成してお
り、２組のＮＡＮＤゲートがたすきかけになって正帰還
ルー・プを形成して双安定の７リツプ６フロツプになつ
ヤいる。７０２ｇ１び７００の相補的な信号は該双安定
フリップ７０ツブ回路の状態を設定する人力信号になっ
ている。

Ａ＝Ｌであれば、Ｐ−ＣＨ−ＦＥＴ　７１１がＯＮにな
り、Ｎ−ＣＨ−ＦＥＴ７２１はＯＦＦになるか或いは高
インピーダンス状態になる。同時にＡ＝Ｈであるから、
Ｐ−ＣＨ−ＦＥＴ　７１５はＯＦＦになり、Ｎ−ＣＨ−
ＦＥＴ　７２５はＯＮになる。この状轢で出力信号７２
０は正帰還ルーズの作用により、急速にハイレベル■Ｄ
Ｄに近付き１、Ｐ−ＣＨ−ＦＥＴ　７１２がＱＮ、７１
４がＯＦＦになり、Ｎ−Ｃ１（−ＦＥＴ７２２がＯＦＦ
、７２４がＯＮになって安定する。

安定状態でＡとＡ′とは反転関係にあ擾が、ＦＥＴ１１
４及び７１５のドレインから出力信号を取り出せば、反
転関係でない信号で、倫理レベル、のみ異なる信号が得
られる事は明らかである。第７図のレベル変換回路を構
成する場合には、Ｎ−ＣＨ−ＦＥＴの相互コンダクタン
スを小さな値にし、Ｐ−ＣＨ−ＦＥＴの相互コンダクタ
ンスを大もな値にし、７２１或いは７２６に示されるＮ
−ＣＨ−ＦＥＴのゲートに（Ｖｓｓｊ　−ｖｓｓｚ）ノ
ミ圧を印加した状態でのインピーダンスが、７１１及び
７１５に示されるＰ−ＣＨ−ＦＥＴにおいてゲートに（
Ｖｎｎ　−Ｖｓｓｊ）なる電圧を印加した状態でのイン
ピーダンスより大であって、ＦＥＴ７１１或いは７１５
によりクリップフロップの値が設定できるように注意し
ておかねばならない。集積回路化に際してはＦＥＴ　７
１１及び７１５のチャネル巾を大に、ＦＥＴ７２１及び
７２５のチャネル長を犬にすればよい。、、’　ｔ　’
　、、Ｉｌｌ、。

第８図は本発明による電圧変換回路による電圧低下１と
昇圧回路による電圧昇圧の２種類の機構を備えた電子時
計の例を示す。８００は電圧変換用の開発振器で、既に
第２図及び第３図において示した如へリングオ°シレー
タと考えても良いし、単に表示駆動用の電圧変換を目的
とする場合には、時間基準信号源から得られる信号或い
は該信号の分周された信号を用いても良いし、全く別個
に水晶損勤子を用意して発根させても良い。インバータ
８０１．８０２は波形整形の為に用いてあり、同時に昇
圧機構を駆動する電力供給用のインバータでもあ、る。

８０３及び８０４は分圧用のコンデ／すであって容を値
が等しい方が良い、、　８０５は昇圧後の′電圧を保持
するためのコンデンサである。

８１１はクランプ用のダイオードであり、８２１はクラ
ンプ用のコンデンサである。ｄ＝ＨＫ訃いてダイオード
８１１が順方向にバイアスされて、コンデンサ８２１の
インバータ８０２の出力端側が正、反対側電極が負に充
電され、１＝Ｌにおいてダイオード８１１は逆バイアス
されてＯＦＦの状態となり、コンデンサ８１１の正に充
電された側の電極すなわちインバータ８０２の出力端に
接続された側の電極がローレベルで７５５食の電位に設
定されるので、コンデ／す８２１の負電位側電極すなわ
ち８２１の点における電位はｖｓｓｌよりも（ｖｎｎ　
−Ｖｓｓｊ　）だけ低電位になる。結局ダイオード８１
１とコｙ　ｆ　７す８２１によりインバータ８０２の出
力信号φはそのハイレベルがＶＳＳ＋の電位になるよう
【ｅランプされる。トランジスタ８１６はＮ−ＣＨ−Ｆ
ＥＴで、サブストレートとソースが接続されてコンデン
サ８０５によすｖｌ）Ｉ）に接続されているが、トラン
ジスタ８１６のＯＦＦ状態においてトランジスタ８１６
をノース側からドレイン側１１Ｕｉ流の流れる向きを順
方向とするダイオードに置換えて考えることができる。

この場合には、ダイオード８１１とコンデンサ８２１に
よ！７　ＶＳ５．の電位をハイ／ベルとしてクラップさ
れたφ信号を、更にダイオード８１６で整流してコンデ
ンサ８０５に電荷を蓄える回路の如く考える事ができる
。ここでインバータ８０２の出カイ／ビーダンスが充分
に低い値であって、ＦＥＴ８１２及び８１６のＯＮ状態
におけるインピーダンスより本大巾に低い値であるとす
ると、上記のクランプ作用が確実に行われ、クランプ出
力端８２３のハイレベルは大略ＶＳＳのレベル、ローレ
ベルは大略２・ＶＳ２．のレベルになる事、が保証でな
る。ここで大略という表現をするのは、ダイオードが順
方向電圧降下をもたらすとすると、その分だけフラング
レベルがｖＳＳｌよりもｖＤＤに近行くからである。

整流出力端８２５の電位が大略２・Ｖ　５５１の値であ
ると、ＦＥＴ８１４及び８１８からなるイ／・ぐ−タは
ｖＳＳｌ及びｖＳＳｌ×２の電位を電源レベルとするイ
ンバータ動作を行ない、８２３０レベルがｖＳＳｌのと
勇８２４のレベルは２・ＶＳ５１となってＦＥＴ８１２
をＯＮ、！＝’ＥＴ　８１６をＯＦＦとし、ダイオード
８１１の順方向電圧降下を等制約に消滅せしめ、８２３
０レベルが２　＊　Ｖｓｓ＋になると８２４ルヘルはｖ
ＳＳＩとなってＦＥＴ８１６をＯＮとし、ダイオードと
しての８１６の順方向電圧降下を消長、 滅せしめる。結局ダイオ−ドグ９フ１回路における順方
向電圧降下の成分を本実施例によれば効果的に除去でき
、高い効率の昇圧機構が実現で衣る。

例えばコンデンサ８２１及び８０５を０．５μＦとし、
φなる信号の周波数を２５６　Ｈｚとし、ＦＥＴ８１２
をＨＤＩＧ１０３０．ダイオード鵠１１及び８１６（こ
れはＦＥＴとしても動作する）を３Ｎ１６９で構成する
と・、ＩＭΩの負荷に対して電源電圧１．６ｖｏｌｔで
９８％の重力変換効率を示した。ダイオード８１１を３
Ｎ１６９で構成する場合は、ゲートとサブストレートと
ソースを結合し、ドレイ／とサブストレートの間をダイ
オードとして用いる。本構成はそのままＣ／ＭＯ８−Ｉ
Ｃにできる。コンデンサ８２２とダイオード８１３は本
構成をプツンユプル動作させる場合に用いるものである
。本構成の変形として、コツプ／す８０５を取外し、コ
ンデンサ８２２とタイオード８１３を用いたシステム及
びダイオード８１３とコンデンサ８２２を取り外したシ
ステムが用いられる。

昇圧システム８３１γま上記と全く同じ原理で、ただ上
記説明の久１う／プレベル■５９１を、電圧変換回１：
１１”１．：・。

路のｖＳＳＶ２出力で□・ある（１／２）・ｖＳＳｌの
レベルにクランプするよう変更したたけである。この場
合、（１：／２　）・ｖＳＳＩからＶ５．Ｓ＋だけンフ
トした電位であ（３／２）・ｖＳＳｌが得られるので、
これをＶ５５３／２と表わしである。以上の回路の組合
せにより、ｖＤＤ（＝　Ｑ　ｖｏｌｔ　）とｖｓ　ｓｌ
の電位から、１／２．３／２．２倍のｖＳＳｌという３
種類の電圧が得られ、ｖＳＳｌを基準に考えると、ｖＳ
Ｓｌから正負に１／２ｖＳＳｌ　ずれた電位及び正負に
丁度ｖＳＳ＋だけずれた電位が得られ、液晶表示パネル
を１／３電圧印加方式でタイ。

ナミツクマトリクス駆動で＾る。１／３電圧印加方式の
意味は、点灯選択されたマトリクス点の印加−圧の比と
、非点灯の選択をされたマトリクス上の点の印加電圧が
３：１になる事を示す。８４１は時計用の時間基準源と
なる水晶発振器で、２１５’Ｈｚ〜２”　Ｈｚである。

８４２は分周器からなる計時単位信号合成機構、８４３
はレベル変換回路、８４４は計時機構、８４５は表示駆
動回路、８４６は表示機構である。

本構成の特徴は、電圧低下回路で得られる低い電圧で情
報の処理を行い、本質的にエネｌレギーを必要とする構
成要素にのみ、必要（・こして充分なエネルギーを最も
適した電圧で供給するものであって、低電圧の液晶表糸
素子を閾値を利用して確実にアドレスして駆動するマ）
　Ｉ＋クス１鳴動、低電圧のエレクトロミズム表示素子
の駆動、大電流を要するパルスモータのｇ＠回路のＦＥ
Ｔに漸い電圧を印加してＩＣのチップサイズ中に大へな
割合を占める駆動ＦＥＴのサイズを小にしたりで甑、特
に本願における任意の分数で表現で衣る分圧電圧変換は
、電池電圧と素子のマノチップをとる上で有効である。

又本鴫の実施例に示されるように低電流のリングオンレ
ータをＩＣ内部に作りつけるとか、貫通電流の少ない発
根及び波形整形回路等もシステム全体をまとめる上で重
要な役′ｈすを果たしている。

第９図Ａは液晶のｍ行ｎ列（ｍ、ｎは自然数）のマトリ
クス、＠動のための模へ図で、例えばト都電極としてｍ
行　下部電極としてｎ行の電極線がそれぞれ上部電極用
ガラス、下部電極用ガラスの表面に形成され、該電極線
を対向させて狭い間げ勇で絶縁スペーサを用いて重ね、
核対向した電極の間に電界効果型液晶を封入したものを
考えれば良い。説明は第９図Ａのｉ行ｊ列目（１，Ｊは
任意の自然数）の指定されたセグメン）Ｓｉｊの点灯及
び非点灯について行うものとする。Ｓｉｊの非点灯時に
おいては、Ｓｉｊの部分９０１に閾値以下の電圧が印加
され、点灯時においては少く共短時間閾値以上の電圧が
印加されるようにすれば、表示セグメントの正確なアド
レスがで奉る。マトリクス駆動を達成するにはこの他に
、短時間の駆動・くルスで点灯する速い立上り特性と、
駆動パルスの周期の間点灯状態を記憶するフレームメモ
リ時間の長い液晶すなわち立下りの緩やかな特性の液晶
が必要であるが、ここでは液晶セル構造と液晶材料の選
定により上記要求は満足されているとする。

第９図Ｂのφｄ１〜φｄｍは、行を指定する電極線に電
位を与えるものである。列を指定する電位φｓｊは、第
９図ＢのφＳと１８とを選択して得ら扛る。

（・、・ト 第９図Ｃに具体的な回路構成を示す。第９図のφ３は消
灯状態を指定するもので、Ｓｉｊのセグメントのみを点
灯するにはφｄｉの・・イレベルでのみ（６ｓが指定す
れ、φｄｉのローレベルにおいてはφ８が指定されるよ
うにφｓｊを定めれば良＜　、Ｓｉｊ＋ｉ　セグメント
のみ点灯とするにはφｄｌのハイレベルでのミｉｎ　、
φ旧のローレベルでφＳが指定されるようにφＢｊ＋１
を定めれば良い。第９図ＢにおけるＥなる信号は液晶セ
グメントに交番電圧を印加する場合に電源回路を経由し
ない短絡路を形成するため　゛の信号で、容量性表示素
子一般の駆動において消費電力低下の効果がある。液晶
素子の非点灯時の印加される電圧は（φｄｌ−φＳ）で
表わされ、点灯セグメントとなる液晶素子に印加される
電圧は（φｄｉ−ｉｓ）で表わされ、第９図Ｂに示され
ている。（φｄｉ−φＳ）の波形で明らかなように、点
灯の場合は短時間たけ非点灯時の３倍の電圧が印加され
る。

第９図Ｃにおいて、φｓｊはＶｓｓ１／２をハイレベル
とし、ｖＳＳ］を中点レベルとし、ＶｓＳ：ゾ２を「１
−レベルとする信号であ、？て、Ｅのハイレベルにおイ
テ中点レベルに設定され、それ以外のＥのローレベルの
状態では、Ｓｊのハイレベルでφに等しい位相で電圧レ
ベルがＶｓｓ１／２とＶｓｓ３／２の間で変化する信号
になり、Ｓｊのローレベルではこれが正に等しい位相の
信号に変わる。φｄｉはｖＤＤをハイレベル、ＶｓＳ２
をローレベルとする信号で、Ｅ又はＤｉのハイレベルで
中点レベルＶｓｓｌに設定され、６１のローレベルでφ
に一致した信号となる。第９図Ｃにおいて、信号Ｅ９３
１．百９３３．Ｄｉ９３２Ｄｉ９３４．φ９３５　、ｊ
ｓａｓは論理レベルの・・イレペルが’ＪＤＤ　、　Ｖ
ｓＳ２であるような信号と考えて良い。第９１ｄ　（：
の回路が有効な場合は、液晶素子の閾値電圧ｖＴＬｃと
電源電圧の関係がである場合であって、ｖＴＬｃの値に
よりＶ５５１／２、ＶＳＳＬ　ＸＶＳｓ３７２、ＶｓＳ
２の電圧比は−ずのまま上記関係式を満足するよう醒圧
変換回路の係数を変えて、例えば電源電圧の１／３　、
２／３　、３／３　、４／３の電圧を作るようにする。

３／３の電圧は実際ＶＣ作る必要がなく、電池直圧をそ
のまま利用で角る。

現在入手でＡる液晶の列ではＶｎｃ　＝　１．１　ｖｏ
ｌｔ程度のものがあるから、第９図Ｃの回路で例えば８
・行２列ないし８行８列程ＩＷのマ）　ＩＪクス駆動か
で＾る。この場合、清報の処理ｔ［低電圧で行７ｔい、
表示駆動信号例えばφＩ−ｉレベル変換された島電圧と
したシステムが合理「１勺である。

第１０図Ａ及び第１’０図Ｂは、ＰＬＺＴ　（チタン酸
ジルコン酸う／り／鉛）或い１〆よエレクトロクロミズ
ム表示素子の印加填圧と内部状態の関係を示すものであ
る。第１０図Ａで点灯状態をＢ′点として、非点灯状態
を０点或いはＱ’＝　Ｏの状態とする場合と、点灯状帳
をＢ′、非点灯状態をＥ′とするかで１ｇ勤方式が異な
ってぐる。Ｑを分極量とした場合めＰＬＺＴＦｉＢ’点
を点灯、Ｈ′〜Ｄ′の点を非点灯として用いることがで
へ、ｏＡ′以上の電圧を印加して点灯し、Ｈ′とＤ′の
間の逆電圧を印加して消灯する用い方かで勇る。エレク
トロクロミズム素子においてもＱを電気化学的に析出し
た物資量（上面に析出した楊曾を正、裏面析出を負とし
て定める）とすｎば同様のｍｄ方式が柑いられる。

第１０図Ｂの知勇性質を示すＰＬＺＴ或いはエレクｉロ
クロミズム或いはエラストマ表示素子の場合は電荷積分
値を制御して非点灯時にも（用い方によってｔｒｉＡ）
の位置で停止せしめるか、或いはマイナーループを描か
せて０点に停止せしめる用い方をする必債がある。Ｂ点
とＥ点で表示素子として明らかに識別がつくならば、充
分な正電圧を印加してＢ点に設定して点灯し、充分な逆
電圧を印加してＥ点に設定して消灯する用い方がで衣る
。

第１０図Ｃ及び第１０図Ｅに、第１Ｏ図Ａの＋２０へ性
質の表示素子としてＰＬＺＴ或いはエレクトロクロミズ
ム素子の駆動回路例を示す。該駆動回路は第１０図Ｂの
如き性質の表示素子に剛いても使用で勇る場合が多い。

第１０図Ｃは、表示信号Ｓｋに対し、Ｓｋの立上りに際
してφのハイレベルに一致して立上妙かつφのローレベ
ルで立上るＳｋ立上り微分信号Ｓ？なる信号と、Ｓｋの
立下りに際してφの立Ｆりに同期して立上り、φのハイ
レベルで立下るＳｋ立Ｆり信号Ｓｏ：Ｆを作成する回路
実−１，’（１１ｊ 施例である。ＳＴは表示素子を点灯状轢にするための信
号、Ｓ０ζ′は表示素子を消灯するための信号であって
、その波形は第１０図Ｅに示されている。

第１０図りは・駆動回路例であって、１００２のブロッ
クは第１０図Ｃの１００１なるブロックに等しい。１０
０３及び１００５１ｄＰ−ＣＨ−Ｆ’ＥＴであって、Ｓ
０ｚのハイレベルに７・いてトランジスター００３がＯ
Ｎとなってφｓｋなる出力の一位はｖｐＤに設定きれ、
８０ＧＦのハイレベ／ｌ／においテトランシスター００
５がＯＮＫなってφｓｋの電位はＶｓ　Ｓ　１／４に等
しくなる。ｓＯＮとＳＴ″Ｆが同時にハイレに ベルになる事はない。ＳＯことＳＴＦが共にローンベル
の状態ではトラ／ジスタ１００３．！＝１００５ｆｄ共
にＯＦＦとなり、表示素子１００６の印加電圧は素子の
もれ抵抗と容量で定められる時定数で減衰して０になる
か、或いは以前印加された電圧を保持している。インバ
ータ１０ｏ４がらはφに同期し丈位相及び波形で電圧レ
ベルのみ異なるφＣｏＮなる信号が得らｎ、これが共通
Ｗ、＋ｉｉ電位として衣１：・： 水素子１００　ｊ、、に接続される。結局表示菓子１１
５′７゜ １００６のある時１定のセグメントに印加される電圧ｙ
ｇｃ−には第１０図Ｅに示されるが如くなり、Ｓｋの立
上りに点灯用の正向専の昇圧が印加されるとすると、Ｓ
ｋの立下りに消灯用の逆向きで点灯昇圧のｌ／２の昇圧
を印加することになる。

第１１図Ａはパルスモータ式水晶時計の駆動回路の部分
を詳しく示したものである。１１０１は低電圧で動作す
る計時機構で、水晶発振から分周、波形整形を含む機能
を持つ。１１０２はレベル変換回路で、本実施例では負
電位側の昇圧レベルを拡大してより低電位にしたＶａＥ
ｌｌを用意しである、Ｖｓｓｌは区池の負電位−りのレ
ベルで、■８８２は２倍の昇圧出力であって　Ｖｅａｇ
＝２・Ｖｓｓｔとなる。

又Ｖｓｓ１／４は　ＶＳＥ１１／４＝１／４　　ＶＩｌ
１８１　テｈル。

１１０６及び１１０４はパルスモータ駆動用の大電流容
ｔのＦＥＴインバータである。Ｐ−Ｃ１（−ＦＥＴ１１
１１及び１１１３にはローレベルの入力信号時にＶｓｓ
ｌの２倍のゲート電圧が印加されてＵＮになるので、通
常の昇圧回路なしのシステムに比較してＯＮインピーダ
ンスｆｌ／４にでき或いは駆動用インバータの為にＩＣ
内部で使用するチップサイズの面積比率を低下できる。

、Ｎ　−／ ＣＨ−ＦＥＴ１１１２及び１１１４に対してはＯＮイン
ピーダンス低楓の幼米がないが、ＯＦＦ状態でゲート人
力１１０６及び１１０８のローレベルがソース電位より
も低電位のために完全なＯＦ’　Ｆ状態が実現され、回
路のり−ク或流が少なくなる。

計時のための慎ｆｉ１１０１が低電圧動作する事と出力
インピーダンスの低下或いはリーク電流の厳大のウェイ
Ｈ−占める駆動インバータのリーク楓少の効果は太す沙
。Ｎ−ＣＨ−ＦＥＴのインピーダンス低下のためには、
入力信号１１０５と１１０６をコンデンサで直流的にカ
ットしてやり、ダイオードで１１０６のローレベルｉＶ
ｓθｌのレベルにクランプし、１１０５は直接的にレベ
ル変換回路１１０２に接続し、入力１１０６は上ｄピコ
ンデンサを介してレベル変侠器１１０２に接続さｎるよ
りにしても良い。入力１１０７と１１０８についても同
様で、ｐ−ＣＨ−ＦＡＴ人力１１０７は直接駆動、Ｎ−
ＣＨ−ｌＦＥＴ入力１１υ７は直接駆動、Ｎ−ＣＨ−Ｆ
ＩＴ入力１１０８はダイオードクランプしてコンデンサ
を介して入力１１０４に連結しても良い。正電位側にＶ
ＤＤの２倍の′−源ＶＤＤ！１を増設してレベル変換器
によって論理レベルｖＤＪＪｉ１とＶＢ８Ｂとに伸長し
た信号でインバータ１１０３及び１１０４を駆動しても
艮い。

第１１図Ｂは、第１１図Ａにおける信号の波形図であり
、第１１図Ｃは第６図Ｂにおける信号の波形図である。

＋２＞６８９はゲート６６７の出力信号で、Ｑｏｌ・・
・・・・ＱＬ＋６はカウンタ６３８の出力１百号で、ρ
６Ｂ７Ｃ１・・・・・・ρ６８フＣ４はカラ／り６３８
とゲート６３７の出力から定められる。

こ＼で、 Ｃｈ＝Ｑｏｌ。

Ｃ９＝ＱＯ１ｊＱＱａ ＣＢ＝ＱＯ１”Ｑ、）怠・、４ｏａ Ｃ４：Ｑｏｌ・Ｑｏ２・１．１．０８・ＱＯ４である。

【図面の簡単な説明】

ｗＩＪ１図は′電圧変換回路を−いた本発明の時計シス
テムブロック図 第２図は電圧変換回路の一実施例 第３図Ａ、Ｂは本発明の電圧変換回路の別の実施第４図
Ａ、Ｂは本発明の電圧変換回路動作説明図第５図は本発
明の電圧変換回路の別の実施例第６図Ａは本発明の′電
圧変換回路と温度梱慣回路の組合せシステムブロック図 第６図Ｂは第６図ＡＫＢける２乗乗算回路実施例第６図
Ｃは第６図Ａのシステム動作説明図第７図はレベル変換
回路実施例 第８藺は電圧の低下と昇圧と全組合せた実施例第９図Ａ
は第８図の電圧変換を利用した液晶マトリクス駆動シス
テムのための表示素子図第９図Ｂはマトリクス駆動波形
図 第９図Ｃはマトリクス駆励回路冥施例 第１Ｏ図Ａ、Ｂは蓄＄型表示素子特性図第１０図Ｃ，Ｌ
ｌは蓄積型表示素子駆動回路冥施列第１１図Ａは第８図
の電圧変侠を利用したパルス１ト モータ式水晶時計システム回路実施例 ′１１ 第１０図Ｅは蓄積型表示素子駆動波形図第１１図Ｂはモ
ータ駆動回路の駆動波形図第’１１図Ｃは第６図Ｂの信
号波形図であるっ１１１：第２の信号の発生手段たる発
振器１１２：蓄電器の結線を切換えるスイッチング回路 １１６：レベル変換器 １１７：表示機構 １１８：を気的エネルギー源。 第１０図 （Ｅ） 第１１１？１ （Ｂ）

Claims (1)

1. 【特許請求の範囲】 １）時間基準信号源、計時単位信号合成機構、計時機構
   、時刻表示機構、外部操作部材、電気的エネルギー供給
   源よりなる電子時計に於て、第２の信号発生手段を備え
   、該第２の信号の周波数と時間基準信号との周波数偏差
   から得た温度に関する情報と時計の温度補正両数を演算
   回路により合成した信号を用いて温度補償を行うととを
   特徴とする電子時計。 ２）時間基準信号源、計時単位信号合成機構、計時機構
   、時刻表示機構、外部操作部材、電気的エネルギー供給
   源、第２の信号発生手段よりなる電子時計において、電
   圧の変動を抑圧する電源安定圧補償回路から電子時計−
   の構成要素の一部に電気エネルギーを供給し、前記温度
   測定回路は間欠的に駆動されて温度測定テークを出力し
   該温度測定データにより連続的に前ｄピ電圧補償回路に
   より温度補償を行うことを特徴とする電子時計。