JPS6367578A - 伝搬遅延時間算出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は伝搬遅延時間算出方式に関し、特にシリアルに
接続されてスキャンパスを構成するフリップフロップ回
路を有する集積回路の伝搬遅延時間算出方式に関する。

従来技術 従来、この種の集積回路では、フリップフロップ回路が
順序回路やタイミング回路、もしくは、データの一時的
メモリなどの構成要素として多用されている。これらフ
リップフロップ回路をシリアルに接続して形成するスキ
ャンパスは、このスキャンパスに所定の形式のデータを
通すことによって、フリップフロップ回路を試験機から
観測可能とし、また、試験データを試験機から直接設定
可能とすることにより入出力端子と同等に扱うことがで
き、集積回路単体の故障試験データの発生や故障試験の
実行を効率よく行うことができる。

一方、集積回路内の特定の経路を活性化することにより
伝搬遅延時間を計測することができ、この計測により単
体性能はもとより、速度選別すなわち集積回路製造上の
バラツキにもとづく伝搬遅延時間特性をいくつかのグル
ープに選別して把握することができることはよく知られ
ており、これらは集積回路を予示に使用する場合などに
おいてはほぼ不可欠の選別技術となっている。

このような従来の集積回路では、集積回路内の特定の経
路を活性化することにより伝搬遅延時間を計測している
ので、この伝搬遅延時間の計測に必要な特定の経路を活
性化するためのパターンの発生が複雑であり、このパタ
ーンの作成には大量の計算時間を必要とするという欠点
がある。

この伝搬遅延時間の計測による速度選別処理は、集積回
路の高集積化と高速化とが進むほど高ｍ度を保持するこ
とが困難になってくるという問題がある。

また、近似リング発振回路などを集積回路の外周部など
の特定の部位に実装して、その発振周波数にもとづいて
伝搬遅延時間のバラツキを代表させる方法も利用されて
いるが、このような方法では集積回路自体の伝搬遅延時
間とは必ずしもバラツキの傾向が一致しないという問題
がある。

１１立旦濃 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、集積回路全体の伝搬遅延時間を容易に算
出することができ、速度選別を容易に実施することがで
きる伝搬遅延時間ｎ出方式の提供を目的とする。

発明の構成 本発明による伝搬遅延時間算出方式は、シリアルに接続
されてスキャンバスを構成するフリップフロップ回路を
有する集積回路の伝搬遅延時間算出方式であって、前記
スキャンパスの１段目の前記フリップフロップ回路の出
力信号を反転し、その反転した前記出力信号を前記１段
目のフリップフロップ回路に入力する反転手段を設け、
前記フリップフロップ回路に供給されるクロック信号を
徐々に高速化することにより前記集積回路の伝搬遅延時
間を算出するようにしたことを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例を示すブロック図である。図
において、本発明の一実施例は、セレクタ回路１と７リ
ツプフロツプ回路２−ｉ（ｉ＝１．２．・・・、ｎ）と
ナンド回路３とから構成されている。

セレクタ回路１は図示せぬ集積回路テスタ本体など外部
からのテストモード信号５を受信するときのみナンド回
路３の出力を選択するが、それ以外のいわゆる通常の動
作のときはシフトインデータ４を選択してフリップフロ
ップ回路２−１のシフトイン端子（以下Ｓｌ端子とする
）に供給する。

また、集積回路テスタ本体など外部からのシフトモード
信号６を受信すると、各フリップフロップ回路２−ｉは
シフトモードとなり、このシフトモードのときフリップ
フロップ回路２−ｉにはスキャンパスが形成され、シフ
トインデータ４によるスキャンバス出力はシフトアウト
データ８としてフリップフロップ回路２−ｎから出力さ
れる。

さらにフリップフロップ回路２−１の出力側はナンド回
路３とセレクタ回路１とを介してフリップフロップ回路
２−１に帰還されて閉ループを形成する。

シフトモード信号６を受信しない通常状態では、スキャ
ンパスが形成されることはなく、従って各フリップフロ
ップ回路２−ｉはデータイン端子（以下ＤＩ端子とする
）から夫々データ人力９−ｉを入力し、かつ閉ループも
形成されない。

フリップフロップ回路２−１は夫々通常クロック端子（
以下ＣＬＫ端子とする）を介して受信するクロック信号
７に同期して動作し、ＤＩ端子からデータ入力９−ｉを
入力してその出力をデータアウト端子（以下Ｄｏ端子と
する）を介して送出するという集積回路内構成要素独自
の動作を行う。

また、テストモード信号５をセレクタ回路１に入力し、
さらにシフトモード信号６を各フリップフロップ回路２
−ｉのシフトモード端子（以下ＳＦＭ端子とする）に供
給するとＤＯＱ子とＳＩ端子とを介して各フリップフロ
ップ回路２−ｉは互いにシリアルに接続されてスキャン
パスを形成し、データ入力９−ｉに代えてセレクタ回路
１の出力データを通す通過モードとなる。

さらに、このテストモード状態ではフリップフロップ回
路２−１のＤｏ端子出力はナンド回路３とセレクタ回路
１とを介してフリップフロップ回路２−１のＳＩ端子に
供給されるようにセレクタ回路１によって閉ループ形成
が行われ、フリップフロップ回路２−１はＣＬＫ端子を
介して受信するクロック信号７に同期して動作し、Ｄｏ
端子から「０」「１」のくり返しパターンが出力される
。

この状態で高速な周期Ｔのクロック信号７を供給して、
フリップフロップ回路２−ｎのＤＯ端子出力をシンクロ
スコープなどで観測する。

このとき、クロック信号７の周期Ｔを高速に変化させて
ゆきながらフリップフロップ回路２−ｎのＤｏ端子から
の出力波形を観測し、この出力波形にみだれを生じる寸
前のクロック信号７の周期Ｔの値から集積回路全体の伝
搬遅延時間を容易に算出することができる。

このように、集積回路内で通常利用されているフリップ
フロップ回路２−ｉにより形成されるスキャンバスを利
用し、スキャンバスにシリアルに接続されている１段目
の７リツプ７０ツブ回路２−１の負極性出力を１段目の
７リップフロツブ回路２−１に帰還させて閉ループを構
成し、高速なりロック信号７を供給して出力波形を観測
することにより、集積回路全体の伝搬遅延時間を容易に
算出することができ、速度選別を容易に実施しうる集積
回路を実現することができる。

発明の詳細 な説明したように本発明によれば、スキャンバスを形成
するフリップフロップ回路の１段目の出力信号を反転し
て、その反転した出力信号を１段目のフリップフロップ
回路に入力するようにし、スキャンバスを形成するフリ
ップフロップ回路に供給されるクロック信号を高速化し
てゆくことにより、集積回路全体の伝搬遅延時間を容易
に算出することができ、速度選別を容易に実施すること
ができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 主要部分の符号の説明 １・・・・・・セレクタ回路 ２−１〜２−ｎ・・・・・・フリップフロップ回路３・
・・・・・ナンド回路 ７・・・・・・クロック信号

Claims (1)

【特許請求の範囲】
1. シリアルに接続されてスキャンパスを構成するフリップ
   フロップ回路を有する集積回路の伝搬遅延時間算出方式
   であって、前記スキャンパスの１段目の前記フリップフ
   ロップ回路の出力信号を反転し、その反転した前記出力
   信号を前記１段目のフリップフロップ回路に入力する反
   転手段を設け、前記フリップフロップ回路に供給される
   クロック信号を徐々に高速化することにより前記集積回
   路の伝搬遅延時間を算出するようにしたことを特徴とす
   る伝搬遅延時間算出方式。