JPS6367663A - 割り込み制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 少なくとも、中央処理部（ＣＰｔｌ）　と、チャネル装
置（ＣＩ）と、監視プロセッサ（ＳＶＰ）とから構成さ
れる計算機システムにおいて、該チャネル装置（Ｃｔｉ
）に障害が発生した際、上記監視プロセッサ（ＳＶＰ）
が実行する特定のコマンドによって、該障害情報を読み
取り、中央処理部（ＣＰＵ）に割り込む際、該監視プロ
セッサ（ＳＶＰ）の特定のコマンドによってセットされ
る割り込み要求フラグを中央処理部（ＣＰＩ）内に設け
ることにより、該チャネル装置（ＣＨ）からの障害割り
込みを行うようにしたものである。

（産業上の利用分野〕 本発明は、少なくとも、中央処理部（ＣＰＵ）　　と。

チャネル装置（ＣＩ＋’）と、監視プロセッサ（ＳＶＰ
）　とから構成される計算機システムにおいて、上記チ
ャネル装Ｗ（ＣＩ）に障害が発生した際、該監視プロセ
ッサ（ＳＶＰ）を経由して割り込む時の割り込み制御方
式に関する。

最近のミニコン等の小型の計算機システムの信転度の向
上と、性能の向上等に伴って、該小型の計算機システム
がプロセス制御に代表される製造の自動化システム等の
分野に、盛んに使用されるようになってきた。

この場合、該プロセス制御に直接たづされっているチャ
ネル装置（ＣＨ）に障害が発生すると、該プロセス制御
に異常を来すため、部数障害チャネル装置（ＣＨ）から
の制御を中止させる必要があり、該チャネル装置（Ｃ１
ｌ）でのハードウェア障害を正確に。

且つ高速に、中央処理部（ＣＰＵ）の、例えば、オペレ
イティングシステム（Ｏ３）に通知して、適切な障害処
理を行うことが必要とされるようになってきた。

〔従来の技術と発明が解決しようとする問題点〕第３図
は従来のチャネル装置（ＣＩ＋）からの割り込み制御方
式を説明する図である。

通常チャネル装置（ＣＩ）　２が中央処理部（ＣＰＵ）
　１に対して割り込みを行う場合、図示の如きチャネル
装置（Ｃ）り　＝Ｏ中央処理部（ＣＰｔｌ）間の割り込
み信号線■によって通知する方法がある。

この場合、該中央処理部（ＣＰｔｌ）　１に対する割り
込みラッチ（ＦＦ）　２１は、それぞれの集積回路内の
素子数の均等化、インタフェースの分離化（ソース用の
ラッチは発生元に設ける）等によって、チャネル装置（
Ｃ８）　２側に設けられており、中央処理部（ＣＰＵ）
　１には割り込み線■しがないのが普通である。

従って、この方式においては、チャネル装置（ｃＨ）　
２が障害を起こした場合、この障害を報告する為の割り
込みを、上記の割り込み信号線■を介して発生させるこ
とができなくなる可能性がある為、本図に示す如く、監
視プロセッサ（ＳＶＰ）　３が一定周期（例えば、数十
１１１ｓ）毎に、チャネル装置（Ｃ１＋）Ｚに対して、
センスコマンドを送出することにより、センス線■を介
して８亥チヤネル装置（ＣＨ）　２内の障害情報を読み
取った後、割り込み情報に変換して、中央処理部（ＣＰ
Ｕ）　１に対して割り込みコマンドを送出し、割り込み
インタフェース線■を゛オン゛　とする。

該割り込みインタフェース線■が゛オン°　となってい
ることを、中央処理部（ＣＰＵ）１の、例えば、マイク
ロプログラムが検知して、割り込み処理に入ろうとした
とき、若し割り込みマスク１０が閉じていると割り込み
不可能となり、結果としてシステムダウンとなってしま
うと云う問題があった。

本発明は上記従来の欠点に鑑み、チャネル装置（Ｃ１１
）からの障害割り込み要求があったとき、割り込みマス
クが閉じていてもシステムダウンにならない割り込み制
御方式を提供することを目的とするものである。

〔問題点を解決するための手段〕

第１図は本発明の割り込み制御方式の原理ブロック図で
ある。

本発明においては、 少なくとも、中央処理部（ＣＰＵ）　１と、チャネル装
置（ＣＨ）　２と、監視プロセッサ（ＳＶＰ）　３とか
ら構成される計算機システムにおいて、 チャネル装置（ＣＨ）　２に障害が発生して、中央処理
部（ＣＰＵ）　１に割り込む際、上記監視プロセッサ（
ＳＶＰ）　３からの特定のコマンドによって、センス線
■を介して該障害情報を読み取り、該監視プロセッサ（
ＳＶＰ）　３からの特定のコマンドによって中央処理部
（ＣＰＵ）　１に割り込むのに、該監視プロセッサ（Ｓ
ＶＰ）　３からの特定のコマンドによってセットされる
割り込み要求フラグ１１ａ。

１１ｂを中央処理部（ＣＰＵ）　１内に設け、該チャネ
ル装置（ＣＨ）　２に障害が発生したとき、上記監視プ
ロセッサ（ＳＶＰ）　３を経由して、中央処理部（ＣＰ
Ｕ）　１の上記割り込み要求フラグ１１ａ、ｌｉｂをセ
ットするように構成する。

〔作用〕

即ち、本発明によれば、少な（とも、中央処理部（ＣＰ
ｔｌ）と、チャネル装置（ＣＨ）と、監視プロセッサ（
ＳＶＰ）とから構成される計算機システムにおいて、該
チャネル装置（ＣＨ）に障害が発生した際、上記監視プ
ロセッサ（ＳＶＰ）が実行する特定のコマンドによって
、該障害情報を読み取り、中央処理部（ＣＰｉＪ）に割
り込む際、該監視プロセッサ（ＳＶＰ）の特定のコマン
ドによってセットされる割り込み要求フラグを中央処理
部（ＣＰＵ）内に設けることにより、該チャネル装置（
ＣＨ）からの障害割り込みを行うようにしたものである
ので、割り込みマスクが閉じていても、割り込み保留と
なるだけで、該マスクが開いたとき本割り込みが受付ら
れ、システムダウンになることがないと云う効果がある
。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

第２図が本発明の一実施例をブロック図で示した図であ
り、監視プロセッサ（ＳＶＰ）　３によってセットされ
る割り込み要求フラグ（Ｉ−４２，１−８２）　１１ａ
、１１ｂが本発明を実施するのに必要な手段である。尚
、全図を通して、同じ符号は同じ対象物を示している。

以下、第１図を参照しながら、第２図によって本発明の
割り込み制御方式を説明する。

先ず、通常、チャネル装置（ＣＩ）　２が中央処理部（
ＣＰＵ）　１に対して割り込みを要求する場合、該チャ
ネル装置（ＣＨ）　２内の割り込みラッチ（ＦＦ）　２
１がセットされ、チャネル装置（ＣＨ）＜中央処理部（
ＣＰＵ）間の割り込み信号線■が付勢される。

ここで、若し割り込みマスク（ＩＭ）　１０が開いてい
ると、割り込み処理に入ることができる。

然して、該チャネル装置（ＣＨ）　２に障害が発生した
ときにも、該チャネル装置（Ｃ）ｌ）　２での障害事象
を割り込みによって、ソフトウェアに通知する必要があ
るが、上記のようなチャネル装置　（ＣＨ）　＝Ｏ中央
処理部（ＣＰＵ）のルートであると、該チャネル装置（
Ｃ８）　２内に発生した障害の内容によっては、該ルー
トによって通知できない可能性がある為、前述のように
、該障害割り込みについては、監視プロセッサ（ＳＶＰ
）　３が特定のセンスコマンドを、一定の周期でチャネ
ル装置（ＣＭ）　２に発行して、該障害情報をセンス線
■を介してセンスし、監視プロセッサ（ＳＶＰ）　３内
で割り込み情報に変換した後、ｃｐｕ−ｓｖｐインタフ
ェース線■を介してコントロールコマンドを送出し、中
央処理部（ＣＰＵ）内に新たに設けた割り込み要求フラ
グ（１−Ａ２，１−１１２）　１１ａ、１１ｂに対する
セット要求を行う。

中央処理部（ＣＰＵ）　１においては、該コントロール
コマンドによって起動された、例えば、マイクロプログ
ラムが、該コントロールコマンドの指示に従い、上記割
り込み要求フラグ（Ｉ−Ａ２，１−Ｂ２）　１１ａ、　
１１ｂをセットする。

従って、若し、上記割り込みマスク（ＩＭ）　１０が開
いていると、即割り込み処理に入ることができるが、該
割り込みマスク（ＩＭ）　１０が閉じている場合には、
該割り込み要求は保留され、オペレイティングシステム
（Ｏ３）が、該割り込みマスク（ＩＭ）１０を開いた時
点において割り込むことができ、従来のようにシステム
ダウンになることがなくなる。

このように、本発明は、少なくとも、中央処理部（ＣＰ
Ｕ）と、チャネル装置（Ｃ８）と、監視プロセッサ（Ｓ
ＶＰ）とからなる計算機システムにおいて、該チャネル
装置（ＣＩ（）での障害割り込み要求を、中央処理部（
ＣＰＵ）に上記監視プロセッサ（ＳＶＰ）を介して行う
のに、該監視プロセッサ（ＳＶＰ）から監視プロセッサ
（ＳＶＰ）−＞中央処理部（ＣＰＵ）インタフェースを
介して、セットできる割り込み要求フラグを中央処理部
（ＣＰＵ）内に設け、割り込みマスクが閉じている場合
でも、該チャネル装置（Ｃ１ｌ）からの割り込み要求を
保持して、該割り込みマスクが開かれた時点で割り込み
処理に入ることができるようにしたところに特徴がある
。

〔発明の効果〕

以上、詳細に説明したように、本発明の割り込み制御方
式は、少なくとも、中央処理部（ＣＰｔｌ）　と。

チャネル装置（ＣＨ）と、監視プロセッサ（ＳＶＰ）と
から構成される計算機システムにおいて、該チャネル装
置（ＣＨ）に障害が発生した際、上記監視プロセッサ（
ＳＶＰ）が実行する特定のコマンドによって、該障害情
報を読み取り、中央処理部（ＣＰＵ）に割り込む際、該
監視プロセッサ（ＳＶＰ）の特定のコマンドによってセ
ットされる割り込み要求フラグを中央処理部（ＣＰＵ）
内に設けることにより、該チャネル装置（ＣＨ）からの
障害割り込みを行うようにしたものであるので、割り込
みマスクが閉じていても、割り込み保留となるだけで、
該マスクが開いたとき本割り込みが受付られ、システム
ダウンになることがないと云う効果がある。

【図面の簡単な説明】

第１図は本発明の割り込み制御方式の原理ブロック図。 第２図は本発明の一実施例をブロック図で示した図。 第３図は従来の割り込み制御方式を説明する図。 である。 図面において、 ■は中央処理部（ＣＰ［Ｉ）　。 ｌＯは割り込みマスク（ＩＭ）　。 １１ａ、　１１ｂ、　２１は割り込み要求ラッチ、又は
フラグ。 ２はチャネル装置（Ｃ８）、　３は監視プロセンサ（Ｓ
ＶＰ）　。 ■はチャネル装置（ＣＨ）＝５中央処理部（ＣＰＩＩ）
割り込み信号線。 ■はセンス線。 ■は監視プロセッサ（ＳＶＰ）　＝８１中央処理部（Ｃ
ＰＩＩ）インタフェース線、又は、単にＣＰＵ−３νＰ
インタフエ、−ス線。 をそれぞれ示す。 木７余θ月のτ・］り区り佑・］確ｐ方バ□源、Ｊヱフ
・ロック図第　１　図 ■ 、本承ト８月　カ　−実万＆褌りΣフ・・口・ノフロ７
・斤、１．政じコ第２図

Claims (1)

1. 【特許請求の範囲】 少なくとも、中央処理部（ＣＰＵ）（１）と、チャネル
   装置（ＣＨ）（２）と、監視プロセッサ（ＳＶＰ）（３
   ）とから構成される計算機システムにおいて、 チャネル装置（ＣＨ）（２）に障害が発生して、中央処
   理部（ＣＰＵ）（１）に割り込む際、上記監視プロセッ
   サ（ＳＶＰ）（３）からの特定のコマンドによって、該
   障害情報を読み取り、該監視プロセッサ（ＳＶＰ）（３
   ）からの特定のコマンドによって中央処理部（ＣＰＵ）
   （１）に割り込むのに、 該監視プロセッサ（ＳＶＰ）（３）からの特定のコマン
   ドによってセットされる割り込み要求フラグ（１１ａ、
   １１ｂ）を中央処理部（ＣＰＵ）（１）内に設け、該チ
   ャネル装置（ＣＨ）（２）に障害が発生したとき、上記
   監視プロセッサ（ＳＶＰ）（３）を経由して、中央処理
   部（ＣＰＵ）（１）の上記割り込み要求フラグ（１１ａ
   、１１ｂ）をセットして割り込むことを特徴とする割り
   込み制御方式。