JPS6367665A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS6367665A JPS6367665A JP21249386A JP21249386A JPS6367665A JP S6367665 A JPS6367665 A JP S6367665A JP 21249386 A JP21249386 A JP 21249386A JP 21249386 A JP21249386 A JP 21249386A JP S6367665 A JPS6367665 A JP S6367665A
- Authority
- JP
- Japan
- Prior art keywords
- input
- bus
- data
- command
- output control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理装置に関し、特にチャネルと入出
力制御装置間の入出力インタフェースにおいて、データ
転送に使用するバスの本数を入出力命令ごとに任意に選
択できるデータ処理装置に関するものである。
力制御装置間の入出力インタフェースにおいて、データ
転送に使用するバスの本数を入出力命令ごとに任意に選
択できるデータ処理装置に関するものである。
従来より、外部記憶装置とＣＰＵ、主記憶装置との間の
データ転送時間を短縮するために、チャネル装置と外部
記憶装置を制御する入出力制御装置間のデータ転送に使
用するデータバスを複数本にすることにより実現してい
る。具体的には、バス線を物理的に１本から２本にする
方法、またはバス線を双方向に使用することにより、論
理的にバス線を２本にすることが考えられる。例えば、
チャネル装置と入出力制御装置間のデータバスを双方向
として、６１ｖｌ Ｂ ／ Ｓのデータ転送速度を実現
する場合には、そのプロトコル（双方向バス使用）表示
は、チャネルからコマンドを受ける前に、入出力制御装
置がチャネル装置に対して行うようになっている。従っ
て、コマンドを選択して、プロトコルを選択することは
不可能であるため、高速転送を要しないコントロールバ
イト、センスバイトの転送も双方向バスのプロトコルを
使用して行う必要があり、その制御論理が複流になって
、信頼性が低下している。
データ転送時間を短縮するために、チャネル装置と外部
記憶装置を制御する入出力制御装置間のデータ転送に使
用するデータバスを複数本にすることにより実現してい
る。具体的には、バス線を物理的に１本から２本にする
方法、またはバス線を双方向に使用することにより、論
理的にバス線を２本にすることが考えられる。例えば、
チャネル装置と入出力制御装置間のデータバスを双方向
として、６１ｖｌ Ｂ ／ Ｓのデータ転送速度を実現
する場合には、そのプロトコル（双方向バス使用）表示
は、チャネルからコマンドを受ける前に、入出力制御装
置がチャネル装置に対して行うようになっている。従っ
て、コマンドを選択して、プロトコルを選択することは
不可能であるため、高速転送を要しないコントロールバ
イト、センスバイトの転送も双方向バスのプロトコルを
使用して行う必要があり、その制御論理が複流になって
、信頼性が低下している。
この種のバス線を２本にするものとしては、例えば、特
開昭６０−７４０７２号公報記載のｒデータ転送システ
ム」が挙げられる。上記公報記載のシステムでは、チャ
ネル装置と入出力制御装置のデータ転送用ドライバ、デ
ータ受信用レジーバの他に、新たなドライバとレシーバ
をそれぞれ並列に接続することにより、データバスアウ
トおよびデータバスインを双方向に使用できるようにし
て、データ転送速度をほぼ２倍にしている。
開昭６０−７４０７２号公報記載のｒデータ転送システ
ム」が挙げられる。上記公報記載のシステムでは、チャ
ネル装置と入出力制御装置のデータ転送用ドライバ、デ
ータ受信用レジーバの他に、新たなドライバとレシーバ
をそれぞれ並列に接続することにより、データバスアウ
トおよびデータバスインを双方向に使用できるようにし
て、データ転送速度をほぼ２倍にしている。
これらのシステムでは、データバス線を物理的／論理的
に１本あるいは２本使用する入出力制御装置が複数台混
在しており、これらが同一のインタフェースを介してチ
ャネル装置に接続されている。そして、各々の入出力制
御装置がデータ転送を行う際には、データバス線を１本
使用するか、あるいは２本使用するかを、各入出力制御
装置からチャネル装置に対して意志表示する方法が一般
的に行われている。
に１本あるいは２本使用する入出力制御装置が複数台混
在しており、これらが同一のインタフェースを介してチ
ャネル装置に接続されている。そして、各々の入出力制
御装置がデータ転送を行う際には、データバス線を１本
使用するか、あるいは２本使用するかを、各入出力制御
装置からチャネル装置に対して意志表示する方法が一般
的に行われている。
第２図は、従来の計算機システムの接続系統図であり、
第３図は第２図における入出力インタフェースの信号タ
イムチャートである。
第３図は第２図における入出力インタフェースの信号タ
イムチャートである。
チャネル装置ｉ！？２から延長される２本のデータバス
線１００，１０１にそれぞれ入出力制御装置３−１．３
−２． ・・・３−ｎが接続されている。
線１００，１０１にそれぞれ入出力制御装置３−１．３
−２． ・・・３−ｎが接続されている。
その場合、第１のデータバスＮｉＡ１００のみを使用す
る入出力制御装置３−２と、第１および第２のデータバ
スｖＡ１００，１０１を使用する入出力制御装置３−１
．３−ｎが混在して、チャネル装置２に接続されている
。入出力制御装置３−１がチャネル装置２とデータ転送
を開始するまでの従来の信号交換動作は、第３図に示す
シーケンスで行われる。すなわち、ＣＰＵＩから入出力
制御装置３−１に対する入出力要求により、チャネル′
ｇ装置２は入出力制御装置３−１と論理的に接続状態に
移るため、第１のデータバス、！！１０１に入出力制御
装置３−１を識別するためのアドレスを出力し、ＡＤＤ
ＲＥＳＳ ＯＵＴ線にＩｔ １１７を出力した後に、
５ＥＬＥＣＴ ０ＵＴｌｉｌを１１”とする。入出力
制御装置３−１は、第１のデータバス線のアドレスが自
分のアドレスと一致しており、かつチャネル装置とそれ
以後の動作を行うことが可能であれば、５ＥＬＥＣＴ
ＯＵＴ線に応答して、０ＰＥＲＡＴＩＯＮＡＬ Ｉ
Ｎ線をＩＩ １１ｇとする。同時に、入出力制御装置３
−１は、データ転送を第１および第２のデータバス線１
００および１０１を使用して行うことを意志表示するた
め、データバス線１００．１０１に対応したＭＡＲＫ
ＯＩＮ４＠およびＭＡＲＫＩ ＩＮ線を１５１”に
する。チャネル装Ｖ！１２は、０ＰＥＲＡＴＩＯＮＡＬ
ＩＮ線が１１１１１になったことを認識すると、Ａ
ＤＤＲＥＳＳＯＵＴ線をｔｒ Ｏｔｒにするとともに、
入出力命令を示すコマンドを第１のデータバス線１００
に出力し、コマンド送信の準偉を行う。また、チャネル
装置２は、入出力制御装置３−１からのＭＡＲＫＯＩＮ
およびＭＡＲＫＩＴＮ線が共に“１″であることを認識
して、該当入出力命令のコマンド実行時には、第１およ
び第２のデータバス線１００．１０１を使用することを
認識する。入出力制御装置３−１は、ＡＤＤＲＥＳＳ
０ｔｒＴ線がｕ Ｏｐｇになったことを認識すると、
第１のデータバス線１００に入出力命令を実行しようと
しているアドレスを出力し、ＡＤＤＲＥＳＳ ＩＮ！
！をＬｌ Ｉ ＩＩとする。チャネル装置２は、ＡＤＤ
ＲＥＳＳ■Ｎｍが１１１ Ｈになったことを認識すると
、第１のデータバス線１００上のアドレスが、これから
入出力命令を行おうとしているアドレスか否かの検査を
行い、正しければ、入出力命令のコマンドを送出するた
めにＣＯＭ Ｍ Ａ Ｎ Ｄ ＯＵ Ｔ線を“１”と
する。入出力制御装５！３−１は、ＣＯＭＭＡＮＤ
ＯＵＴ線がＩｔ Ｉ ＩＩになったことを認識すると、
第１のデータバス線１００上のコマンドを受は取り、Ａ
ＤＤＲＥＳＳ ＩＮ線を１１０１１にする。
る入出力制御装置３−２と、第１および第２のデータバ
スｖＡ１００，１０１を使用する入出力制御装置３−１
．３−ｎが混在して、チャネル装置２に接続されている
。入出力制御装置３−１がチャネル装置２とデータ転送
を開始するまでの従来の信号交換動作は、第３図に示す
シーケンスで行われる。すなわち、ＣＰＵＩから入出力
制御装置３−１に対する入出力要求により、チャネル′
ｇ装置２は入出力制御装置３−１と論理的に接続状態に
移るため、第１のデータバス、！！１０１に入出力制御
装置３−１を識別するためのアドレスを出力し、ＡＤＤ
ＲＥＳＳ ＯＵＴ線にＩｔ １１７を出力した後に、
５ＥＬＥＣＴ ０ＵＴｌｉｌを１１”とする。入出力
制御装置３−１は、第１のデータバス線のアドレスが自
分のアドレスと一致しており、かつチャネル装置とそれ
以後の動作を行うことが可能であれば、５ＥＬＥＣＴ
ＯＵＴ線に応答して、０ＰＥＲＡＴＩＯＮＡＬ Ｉ
Ｎ線をＩＩ １１ｇとする。同時に、入出力制御装置３
−１は、データ転送を第１および第２のデータバス線１
００および１０１を使用して行うことを意志表示するた
め、データバス線１００．１０１に対応したＭＡＲＫ
ＯＩＮ４＠およびＭＡＲＫＩ ＩＮ線を１５１”に
する。チャネル装Ｖ！１２は、０ＰＥＲＡＴＩＯＮＡＬ
ＩＮ線が１１１１１になったことを認識すると、Ａ
ＤＤＲＥＳＳＯＵＴ線をｔｒ Ｏｔｒにするとともに、
入出力命令を示すコマンドを第１のデータバス線１００
に出力し、コマンド送信の準偉を行う。また、チャネル
装置２は、入出力制御装置３−１からのＭＡＲＫＯＩＮ
およびＭＡＲＫＩＴＮ線が共に“１″であることを認識
して、該当入出力命令のコマンド実行時には、第１およ
び第２のデータバス線１００．１０１を使用することを
認識する。入出力制御装置３−１は、ＡＤＤＲＥＳＳ
０ｔｒＴ線がｕ Ｏｐｇになったことを認識すると、
第１のデータバス線１００に入出力命令を実行しようと
しているアドレスを出力し、ＡＤＤＲＥＳＳ ＩＮ！
！をＬｌ Ｉ ＩＩとする。チャネル装置２は、ＡＤＤ
ＲＥＳＳ■Ｎｍが１１１ Ｈになったことを認識すると
、第１のデータバス線１００上のアドレスが、これから
入出力命令を行おうとしているアドレスか否かの検査を
行い、正しければ、入出力命令のコマンドを送出するた
めにＣＯＭ Ｍ Ａ Ｎ Ｄ ＯＵ Ｔ線を“１”と
する。入出力制御装５！３−１は、ＣＯＭＭＡＮＤ
ＯＵＴ線がＩｔ Ｉ ＩＩになったことを認識すると、
第１のデータバス線１００上のコマンドを受は取り、Ａ
ＤＤＲＥＳＳ ＩＮ線を１１０１１にする。
次に、入出力制御装置３−１は、受は取ったコマンドを
解析し、当該コマンドの実行が可能であるときには、そ
の旨の状態バイトを第１のデータバス線１００に出力し
、５ＴＡＴＵＳ ＩＮ線をＩＩ １ ′７にする。チ
ャネル装置２は、ＳＴＡＴＵＳＩＮ線がＩＩ １７１で
あることを認識すると、第１のデータバス線１００上の
状態バイトを受は取り、５ＥＲＶＩＣＥ ０ＵＴＪ”
をｕ １ ｕ ニ１ｉ ル。コレニ対して、入出力制
御表に３−１は５ＴＡＴＵＳ ＩＮ１！ＡをＩＩ Ｏ
＋１にし、さらにチャネル装ａ２は５ＴＡＴＵＳ Ｉ
・ＮｆｉのＩＩ ＯｐＨを！７！諏することにより、５
ＥＲＶＩＣＥ ＯＵＴ線を”ｏ” にｔ６゜コノ後ハ
、上記コマンドがデータ転送を伴うものであ才ｔば、第
１および第２のデータバス線１００および１０１を使用
して、データ転送を実行する。
解析し、当該コマンドの実行が可能であるときには、そ
の旨の状態バイトを第１のデータバス線１００に出力し
、５ＴＡＴＵＳ ＩＮ線をＩＩ １ ′７にする。チ
ャネル装置２は、ＳＴＡＴＵＳＩＮ線がＩＩ １７１で
あることを認識すると、第１のデータバス線１００上の
状態バイトを受は取り、５ＥＲＶＩＣＥ ０ＵＴＪ”
をｕ １ ｕ ニ１ｉ ル。コレニ対して、入出力制
御表に３−１は５ＴＡＴＵＳ ＩＮ１！ＡをＩＩ Ｏ
＋１にし、さらにチャネル装ａ２は５ＴＡＴＵＳ Ｉ
・ＮｆｉのＩＩ ＯｐＨを！７！諏することにより、５
ＥＲＶＩＣＥ ＯＵＴ線を”ｏ” にｔ６゜コノ後ハ
、上記コマンドがデータ転送を伴うものであ才ｔば、第
１および第２のデータバス線１００および１０１を使用
して、データ転送を実行する。
このように、インタフェース信号交換の過程で。
データ転送時に使用するデータバス線の本数の表示、つ
まりバス幅拡張表示は、０ＰＥＲＡＴＩ。
まりバス幅拡張表示は、０ＰＥＲＡＴＩ。
ＮＡＬ ＩＮ線をＩＩ Ｉ Ｈにしてから、ＡＤＤＲ
ＥＳＳ ＯＵＴ線が１１０”となる区間で行われ、チ
ャネル装置２から入出力命令を示すコマンドを受は取る
前に、入出力制御装置３−１から表示されることになる
。すなわち、ＣＯＮｆＭＡＮＤ ＯＵＴ線が＃ １１
４になる前に、バス幅拡張表示を行っている。
ＥＳＳ ＯＵＴ線が１１０”となる区間で行われ、チ
ャネル装置２から入出力命令を示すコマンドを受は取る
前に、入出力制御装置３−１から表示されることになる
。すなわち、ＣＯＮｆＭＡＮＤ ＯＵＴ線が＃ １１
４になる前に、バス幅拡張表示を行っている。
入出力命令は大別して、Ｃｏｎｔｒｏｌコマンド、５ｅ
ｎ５ｅコマンド、Ｒｅａｄ／ Ｗｒｉｔｅコマンドがあ
るつＣｏｎｔ、ｒｏｌコマンドは、チャネル装にから入
出力制御装置に入出力装置の制御用バイトを転送する命
令である。また、Ｓ ｃｎｓｅコマンドは、逆に入出力
制御装置からチャネル装口に入出力装置異常の詳細デー
タを転送する命令である。Ｒｅａｄ ／ Ｗ ｒｉシｅ
コマンドは１例えば、磁気ディスク装置の場合には、磁
気ディスク装置に記憶されているデータを読み出して、
制御装口を経由してチャネル装置に転送し、メインメモ
リに格納する（Ｒｅａｄコマンド）命令と、メインメモ
リに格納されているデータを読み出して、チャネル装置
から制御装コに転送し、磁気ディスク装置に記録する（
Ｗｒｉｔｅ）命令である。一般的には、Ｃｏｎｔｒｏｌ
／ Ｓ ａｎｓｅコマンドで転送されるデータは高速
性を必要とされず、Ｒｅａｄ／Ｗｒｉｔｅコマンドで転
送されるデータのみが高速性を要求するつ従って、マイ
クロプログラムで制御される入出力制御装置においては
、高速性を必要としないＣｏｎｔ、ｒｏｌ／ Ｓ ｅｎ
ｓｅコマンドのデータ転送はマイクロプログラムで実行
し、高速性が必要とされるＲｅａｄ／ Ｗｒｉｔｅコマ
ンドのデータ転送はハードウェアにより実行されている
。また、マイクロプログラムで転送する場合には、１バ
イト（８ビツト＋１パリテイピツト）ごとに行われるの
が普通である。
ｎ５ｅコマンド、Ｒｅａｄ／ Ｗｒｉｔｅコマンドがあ
るつＣｏｎｔ、ｒｏｌコマンドは、チャネル装にから入
出力制御装置に入出力装置の制御用バイトを転送する命
令である。また、Ｓ ｃｎｓｅコマンドは、逆に入出力
制御装置からチャネル装口に入出力装置異常の詳細デー
タを転送する命令である。Ｒｅａｄ ／ Ｗ ｒｉシｅ
コマンドは１例えば、磁気ディスク装置の場合には、磁
気ディスク装置に記憶されているデータを読み出して、
制御装口を経由してチャネル装置に転送し、メインメモ
リに格納する（Ｒｅａｄコマンド）命令と、メインメモ
リに格納されているデータを読み出して、チャネル装置
から制御装コに転送し、磁気ディスク装置に記録する（
Ｗｒｉｔｅ）命令である。一般的には、Ｃｏｎｔｒｏｌ
／ Ｓ ａｎｓｅコマンドで転送されるデータは高速
性を必要とされず、Ｒｅａｄ／Ｗｒｉｔｅコマンドで転
送されるデータのみが高速性を要求するつ従って、マイ
クロプログラムで制御される入出力制御装置においては
、高速性を必要としないＣｏｎｔ、ｒｏｌ／ Ｓ ｅｎ
ｓｅコマンドのデータ転送はマイクロプログラムで実行
し、高速性が必要とされるＲｅａｄ／ Ｗｒｉｔｅコマ
ンドのデータ転送はハードウェアにより実行されている
。また、マイクロプログラムで転送する場合には、１バ
イト（８ビツト＋１パリテイピツト）ごとに行われるの
が普通である。
このように、従来のデータ処理装置では、入出力制御装
置が入出力命令を示すコマンドバイトを受は取る前にチ
ャネル装置に対してバス幅拡張表示を行う必要があるた
め、入出力命令の内容如何にかかわらずバス幅拡張表示
を行うことになり、かつバス幅拡張モードでデータ転送
を行う必要があった。このため、Ｃｏｎｔｒｏｌコマン
ドにおいて、マイクロプログラムがバス幅拡張モードで
転送する場合には、転送要求を１バイトごとに行うため
、データバス線を交互に使用して行わなければならず、
その交互性を制御する論理が必要となる。その場合、チ
ャネル装置側に交互性の制御論理を設ければ、入出力制
御袋口側は片方のデータバス線のみで転送を行えばよい
ので、入出力制御表に側の制御は簡単ですむが、チャネ
ル装置側が複雑となる。このように、いずれかの個に交
互性の制御論理が必要となる。また、１つの入出力制御
装置が複数のチャネル装置から制御される場合、例えば
クロスコール制御の場合等では、その入出力制御装置は
あるチャネル装置とはバス幅拡張モードでデータ転送を
行い、他のチャネル装置とは１本のデータバス線でデー
タ転送を行うというように、複雑な制御が必要となる。
置が入出力命令を示すコマンドバイトを受は取る前にチ
ャネル装置に対してバス幅拡張表示を行う必要があるた
め、入出力命令の内容如何にかかわらずバス幅拡張表示
を行うことになり、かつバス幅拡張モードでデータ転送
を行う必要があった。このため、Ｃｏｎｔｒｏｌコマン
ドにおいて、マイクロプログラムがバス幅拡張モードで
転送する場合には、転送要求を１バイトごとに行うため
、データバス線を交互に使用して行わなければならず、
その交互性を制御する論理が必要となる。その場合、チ
ャネル装置側に交互性の制御論理を設ければ、入出力制
御袋口側は片方のデータバス線のみで転送を行えばよい
ので、入出力制御表に側の制御は簡単ですむが、チャネ
ル装置側が複雑となる。このように、いずれかの個に交
互性の制御論理が必要となる。また、１つの入出力制御
装置が複数のチャネル装置から制御される場合、例えば
クロスコール制御の場合等では、その入出力制御装置は
あるチャネル装置とはバス幅拡張モードでデータ転送を
行い、他のチャネル装置とは１本のデータバス線でデー
タ転送を行うというように、複雑な制御が必要となる。
従って、そのようなときにマイクロプログラムでデータ
転送を行う場合には、１本のデータバスを使用するモー
ドでは、データバスを交互に使用せず、またバス幅拡張
モードでは、２本のデータバスを交互に使用するという
両方のモードの制御論理を備えていなければならないと
いう問題がある。
転送を行う場合には、１本のデータバスを使用するモー
ドでは、データバスを交互に使用せず、またバス幅拡張
モードでは、２本のデータバスを交互に使用するという
両方のモードの制御論理を備えていなければならないと
いう問題がある。
本発明の目的は、このような問題を弁決し、入出力命令
の種類を選択して、高速性を必要とするデータ転送にの
み拡張バスを使用することができ、低速でよいデータ転
送１；は常に１本のバスのみを使用するようなデータ処
理装置を堤供することにある。
の種類を選択して、高速性を必要とするデータ転送にの
み拡張バスを使用することができ、低速でよいデータ転
送１；は常に１本のバスのみを使用するようなデータ処
理装置を堤供することにある。
上記目的を達成するため、本発明のデータ処理装置は、
複数の入出力制御装置がデータ転送のために使用するデ
ータバス線の本数を任意に選択できるデータ処理装置に
おいて、入出力制御装置には、複数本のデータバス線を
使用するためのバス幅拡張表示手段と該手段の表示を撤
回する手段を、また該チャネル装置には、上記バス幅拡
張表示手段の表示を認識する手段とバス幅拡張表示が撤
回されたことを認識する手段を５それぞれ具備すること
に特徴がある。
複数の入出力制御装置がデータ転送のために使用するデ
ータバス線の本数を任意に選択できるデータ処理装置に
おいて、入出力制御装置には、複数本のデータバス線を
使用するためのバス幅拡張表示手段と該手段の表示を撤
回する手段を、また該チャネル装置には、上記バス幅拡
張表示手段の表示を認識する手段とバス幅拡張表示が撤
回されたことを認識する手段を５それぞれ具備すること
に特徴がある。
バス幅拡張表示の区間を、従来においては０ＰＲＡＴＩ
ＯＮＡＬ ＩＮ線をＩｆ ｌ ＩＩにしてからＡＤＤ
ＲＥＳＳ ＯＵＴ！ｉが０”になるまでの区間として
いたが（第３図参照）、本発明においては、従来のバス
幅拡張表示区間より延長して、○ＰＥＲＡＴＩ○ＮＡＬ
ＩＮ線を１”にしてから５ＴＡＴＵＳ ＩＮ線に
対する応答である５ＥＲＶＩＣＥ ＯＵＴ線がＩＩ
１ ）Ｈになるまでの区間とする（茅４図参照）。また
、５ＴＡＴＵＳ ＩＮ腺がＩｔ Ｉ １１になる前に
バス幅拡張表示がなくなった場合には、チャネル装置は
入出力制御′！Ａｎが拡張バスの使用撤回をしたことを
認識して、Ｃｏｎｔ、ｒｏｌバイト／５ｅｎｓｅバイト
の転送を常に１本のバスのみを使用して行う。すなわち
、バス幅拡張表示撤回回路は。
ＯＮＡＬ ＩＮ線をＩｆ ｌ ＩＩにしてからＡＤＤ
ＲＥＳＳ ＯＵＴ！ｉが０”になるまでの区間として
いたが（第３図参照）、本発明においては、従来のバス
幅拡張表示区間より延長して、○ＰＥＲＡＴＩ○ＮＡＬ
ＩＮ線を１”にしてから５ＴＡＴＵＳ ＩＮ線に
対する応答である５ＥＲＶＩＣＥ ＯＵＴ線がＩＩ
１ ）Ｈになるまでの区間とする（茅４図参照）。また
、５ＴＡＴＵＳ ＩＮ腺がＩｔ Ｉ １１になる前に
バス幅拡張表示がなくなった場合には、チャネル装置は
入出力制御′！Ａｎが拡張バスの使用撤回をしたことを
認識して、Ｃｏｎｔ、ｒｏｌバイト／５ｅｎｓｅバイト
の転送を常に１本のバスのみを使用して行う。すなわち
、バス幅拡張表示撤回回路は。
入出力命令の内容がＲｅａｄ／ Ｗｒｉｔｅコマンド以
外のデータ転送では拡張バスを使用しないで行うように
するため、チャネル装置に対して一旦バス幅拡張表示を
行ったものを撤回する。チャネル装置のバス幅拡張表示
撤回認識回路は、入出力制御装置がバス幅拡張表示を撤
回したことを認識する。
外のデータ転送では拡張バスを使用しないで行うように
するため、チャネル装置に対して一旦バス幅拡張表示を
行ったものを撤回する。チャネル装置のバス幅拡張表示
撤回認識回路は、入出力制御装置がバス幅拡張表示を撤
回したことを認識する。
これにより、入出力制御装置は、一旦表示した拡張バス
の使用表示を撤回できるので、 Ｃｏｎｔｒｏｌ／Ｓ
ｅｎｓａコマンドに対しても拡張バスを意識することが
なく、制御論理を簡単にできる。
の使用表示を撤回できるので、 Ｃｏｎｔｒｏｌ／Ｓ
ｅｎｓａコマンドに対しても拡張バスを意識することが
なく、制御論理を簡単にできる。
以下、本発明の実施例を、図面により詳ζＪに説明する
。第１図は、本発明の一実施例を示すチャネル装置と入
出力制御装置の信号結合図であり・第４図は第１図の信
号タイムチャートである・第１図において、２４は入出
力制御回ｗ１３との間でデータ転送を行うためのデータ
転送回路、１００．１０１はデータバス線、２０は拡張
バス使用を記憶するフリッププロップ、２１はＡＮＤゲ
ート、２２はインバータ回路、２３は拡張バス♂瓢回路
、１０は入出力制御装に３で拡張バス使用を記憶するブ
リップフロップ、１１はＯＲゲート、１２．１３はＡＮ
Ｄゲート、１４はＳ読する時間だけ遅延させるディレィ
回路、１５はチャネル装置２から送ら挑るコマンドを解
読するコマンド解読回路、１６は拡張バス使用表示回路
である。
。第１図は、本発明の一実施例を示すチャネル装置と入
出力制御装置の信号結合図であり・第４図は第１図の信
号タイムチャートである・第１図において、２４は入出
力制御回ｗ１３との間でデータ転送を行うためのデータ
転送回路、１００．１０１はデータバス線、２０は拡張
バス使用を記憶するフリッププロップ、２１はＡＮＤゲ
ート、２２はインバータ回路、２３は拡張バス♂瓢回路
、１０は入出力制御装に３で拡張バス使用を記憶するブ
リップフロップ、１１はＯＲゲート、１２．１３はＡＮ
Ｄゲート、１４はＳ読する時間だけ遅延させるディレィ
回路、１５はチャネル装置２から送ら挑るコマンドを解
読するコマンド解読回路、１６は拡張バス使用表示回路
である。
入出力命令の実行に際して、チャネル装置２と入出力制
御装置３とを論理的に接続状態にするため、一連の入出
力インタフェース信号の交換時、チャネル装ｒｒｔ ２
カＬ） Ａ Ｄ Ｄ ＲＥ Ｓ Ｓ ＯＵ Ｔ ｔ
ｊ５ オよび５ＥＬＥＣＴ ＯＵＴ線をそれぞれＩＩ
Ｉ ＩＩにするが、第１図では記載を省略しである。
御装置３とを論理的に接続状態にするため、一連の入出
力インタフェース信号の交換時、チャネル装ｒｒｔ ２
カＬ） Ａ Ｄ Ｄ ＲＥ Ｓ Ｓ ＯＵ Ｔ ｔ
ｊ５ オよび５ＥＬＥＣＴ ＯＵＴ線をそれぞれＩＩ
Ｉ ＩＩにするが、第１図では記載を省略しである。
次に、制御装＝３から０ＰＥＲΔＴＩ○ＮＡＬＩＮ線を
１ｇ １ ＩＩとし、同時にフリッププロップ１０をセ
ットすることにより拡張バスを使用することを記憶する
。フリップフロップ１０がセットされると、センｌ−出
力″１″′が拡張バス表示回路１６に入力することによ
り、ＮｆＡＲＫＯＩＮ線および〜１ＡＲＫ Ｉ Ｉ
Ｎｉヲ”１’トシ、チャネル装ｒｒＬ２ニ対し。
１ｇ １ ＩＩとし、同時にフリッププロップ１０をセ
ットすることにより拡張バスを使用することを記憶する
。フリップフロップ１０がセットされると、センｌ−出
力″１″′が拡張バス表示回路１６に入力することによ
り、ＮｆＡＲＫＯＩＮ線および〜１ＡＲＫ Ｉ Ｉ
Ｎｉヲ”１’トシ、チャネル装ｒｒＬ２ニ対し。
てデータ転送時拡張バスを使用する旨の表示を開始する
。これにより、チャネル装ＦｒＬ２では、拡張バス認識
回路２３で入出力制御装置３が拡張バス使用表示を行っ
ていることを認識し、フリップフロップ２０をセットす
ることによりその結果を記憶しておく。次に、入出力制
御装置３からのＡＤＤＲＥＳＳ ＩＮ線のＩＩ Ｉ
ＩＩに応答して、チャネル装ｒＩ１２は入出力制御装置
３に対しＣＯＭ ＭＡ Ｎ ＤＯＵＴｆｉをＩＩ １＋
１にすると同時に、データバス線１００を介してコマン
ドの内容を送る。入出力制御装置３においては、ＣＯＭ
Ｍ Ａ Ｎ Ｄ ＯＵＴ線の信号をディレィ回路１
４に通して遅延させ、解読された信号とＡＮＤゲートＸ
３で同期させるようにする６一方、データバス線１００
で送られてきたコマンドを、コマンド解読回路１５で解
読し、その解読結果が当該コマンドで実行すべきデータ
転送が高速性を必要としないコマンド（例えば、Ｃｏｎ
ｔｒｏｌコマンド、 Ｓ ｅｎｓｅコマンド等）であれ
ば、その旨をＡ Ｎ Ｄグー１〜１３に出力する。ＡＮ
Ｄゲ〜ト１３において、ディレィ回路１４で遅延された
信号と低速転送であると解読された信号とでＡＮＤがと
れると、ＯＲゲート１１を経由した信号でブリップフロ
ップ１０をリセットする。すなわち、チャネル装置２か
らのコマンドが高速性を必要としない転送であることを
認識して５拡張バス使用の記憶を中止し、ブリップフロ
ップ１０から表示回路１Ｇへの信号を１１０ Ｈにする
。拡張バス表示回路１６は、もはや当該コマンドでは拡
張バスを使用しないことをチャネル装置２に表示するた
め、ＭＡＲＫ ＯＩＮ！およびＭＡＲＫＩＩＮ線を１
０”にする。
。これにより、チャネル装ＦｒＬ２では、拡張バス認識
回路２３で入出力制御装置３が拡張バス使用表示を行っ
ていることを認識し、フリップフロップ２０をセットす
ることによりその結果を記憶しておく。次に、入出力制
御装置３からのＡＤＤＲＥＳＳ ＩＮ線のＩＩ Ｉ
ＩＩに応答して、チャネル装ｒＩ１２は入出力制御装置
３に対しＣＯＭ ＭＡ Ｎ ＤＯＵＴｆｉをＩＩ １＋
１にすると同時に、データバス線１００を介してコマン
ドの内容を送る。入出力制御装置３においては、ＣＯＭ
Ｍ Ａ Ｎ Ｄ ＯＵＴ線の信号をディレィ回路１
４に通して遅延させ、解読された信号とＡＮＤゲートＸ
３で同期させるようにする６一方、データバス線１００
で送られてきたコマンドを、コマンド解読回路１５で解
読し、その解読結果が当該コマンドで実行すべきデータ
転送が高速性を必要としないコマンド（例えば、Ｃｏｎ
ｔｒｏｌコマンド、 Ｓ ｅｎｓｅコマンド等）であれ
ば、その旨をＡ Ｎ Ｄグー１〜１３に出力する。ＡＮ
Ｄゲ〜ト１３において、ディレィ回路１４で遅延された
信号と低速転送であると解読された信号とでＡＮＤがと
れると、ＯＲゲート１１を経由した信号でブリップフロ
ップ１０をリセットする。すなわち、チャネル装置２か
らのコマンドが高速性を必要としない転送であることを
認識して５拡張バス使用の記憶を中止し、ブリップフロ
ップ１０から表示回路１Ｇへの信号を１１０ Ｈにする
。拡張バス表示回路１６は、もはや当該コマンドでは拡
張バスを使用しないことをチャネル装置２に表示するた
め、ＭＡＲＫ ＯＩＮ！およびＭＡＲＫＩＩＮ線を１
０”にする。
その後、入出力制御装置３は、データバス線１００に初
期状態バイトを出力し、かつＳ ＴＡＴＵＳ ＩＮＡ
＊を１１１”にすると同時に、ＡＮＤゲート１２にこの
信号１１１ Ｂを入力する。チャネル装＝２では、この
５ＴＡＴＵＳ ＩＮ線の信号ＩＩ Ｉ ＩＩをＡＮＤ
ゲー］・２１に入力しており、また拡張バス認識回路２
３の出力もインバータ２２を介してＡＮＤゲート２１に
入力しており、さらに０ＰＥＲＡＴＩＯＮＡＬ ＩＮ
線の信号ＨＩ ＩＩもＡＮＤゲート２１に入力している
。ＭＡＲＫ ＯＩＮ線およびＭＡＲＫ Ｉ ＩＮ線
は′０″であるため、拡張バス認識回路２３の出力は“
０″であり、インバータ回路２２で反転されて１′ν′
がＡＮＤゲート２１に入力される。従って、ＡＮＤゲー
ト２１では、ＡＮＤがとれて′１″を出力し、ブリップ
フロップ２０をリセットする。フリップフロップ２０が
リセットすることにより、入出力制御回路３からの拡張
バス表示が撤回されたことが認識され、データ転送回路
２４への出力線がＩＩ ＯＨになることにより、データ
転送回路２４に対してバス幅拡張表示が撤回されたこと
を通知する。これにより、その後のデータ転送の際には
、第２のデータバス線１０１を使用することなく、第１
のデータバス線１００のみを使用してデータ転送が実行
される。
期状態バイトを出力し、かつＳ ＴＡＴＵＳ ＩＮＡ
＊を１１１”にすると同時に、ＡＮＤゲート１２にこの
信号１１１ Ｂを入力する。チャネル装＝２では、この
５ＴＡＴＵＳ ＩＮ線の信号ＩＩ Ｉ ＩＩをＡＮＤ
ゲー］・２１に入力しており、また拡張バス認識回路２
３の出力もインバータ２２を介してＡＮＤゲート２１に
入力しており、さらに０ＰＥＲＡＴＩＯＮＡＬ ＩＮ
線の信号ＨＩ ＩＩもＡＮＤゲート２１に入力している
。ＭＡＲＫ ＯＩＮ線およびＭＡＲＫ Ｉ ＩＮ線
は′０″であるため、拡張バス認識回路２３の出力は“
０″であり、インバータ回路２２で反転されて１′ν′
がＡＮＤゲート２１に入力される。従って、ＡＮＤゲー
ト２１では、ＡＮＤがとれて′１″を出力し、ブリップ
フロップ２０をリセットする。フリップフロップ２０が
リセットすることにより、入出力制御回路３からの拡張
バス表示が撤回されたことが認識され、データ転送回路
２４への出力線がＩＩ ＯＨになることにより、データ
転送回路２４に対してバス幅拡張表示が撤回されたこと
を通知する。これにより、その後のデータ転送の際には
、第２のデータバス線１０１を使用することなく、第１
のデータバス線１００のみを使用してデータ転送が実行
される。
一方、チャネル装Ｅ３からのコマンドがＲｅａｄ／Ｗｒ
ｉｔｅコマンドのときには、高速性を要することを解読
回路１５が解読するので、信号ＩＩ ＯｕをＡＮＤゲー
ト１３に出力することにより、ＡＮＤゲート１３ではＡ
ＮＤがとれず、従ってフリップフロップ１０はリセット
されず、セット状態が継続される。なお、入出力側御装
こ３からの５ＴＡＴＵＳ ＩＮ線の信号ｕ Ｉ Ｔ＋
と、チャネル′！装置２から（７１ＳＥＲＶＩＣＥ
ＯＵＴ、ｔ＠の信号ＬＬ Ｉ ＩＩ トが、入出力制御
装＝３のＡ Ｎ Ｄゲート１２に入力したときには、Ａ
ＮＤゲート１２でＡＮＤがとれるため、信号ＩＩ １４
４がＯＲゲート１１を経由してフリップフロップ１０の
リセット端子に入力され、ブリップフロップ１０を一時
リセットする。しかし、５ＴＡＴＵＳ ＩＮ線が１１
１１４から＋１０ ＩＩになると同時に、○ＰＥＲＡＴ
Ｉ○ＮＡＬ ＩＮ［（７）”１”信号ニヨり再度フリ
ッププロップ１０がセットされるので、拡張バス表示回
路１ＧはＭＡＲＫＯＩＮ緑とＭＡＲＫ Ｉ ＩＮ！；
＠には“１″を出力し続ける。
ｉｔｅコマンドのときには、高速性を要することを解読
回路１５が解読するので、信号ＩＩ ＯｕをＡＮＤゲー
ト１３に出力することにより、ＡＮＤゲート１３ではＡ
ＮＤがとれず、従ってフリップフロップ１０はリセット
されず、セット状態が継続される。なお、入出力側御装
こ３からの５ＴＡＴＵＳ ＩＮ線の信号ｕ Ｉ Ｔ＋
と、チャネル′！装置２から（７１ＳＥＲＶＩＣＥ
ＯＵＴ、ｔ＠の信号ＬＬ Ｉ ＩＩ トが、入出力制御
装＝３のＡ Ｎ Ｄゲート１２に入力したときには、Ａ
ＮＤゲート１２でＡＮＤがとれるため、信号ＩＩ １４
４がＯＲゲート１１を経由してフリップフロップ１０の
リセット端子に入力され、ブリップフロップ１０を一時
リセットする。しかし、５ＴＡＴＵＳ ＩＮ線が１１
１１４から＋１０ ＩＩになると同時に、○ＰＥＲＡＴ
Ｉ○ＮＡＬ ＩＮ［（７）”１”信号ニヨり再度フリ
ッププロップ１０がセットされるので、拡張バス表示回
路１ＧはＭＡＲＫＯＩＮ緑とＭＡＲＫ Ｉ ＩＮ！；
＠には“１″を出力し続ける。
第４図とτ３図を比較すわば明らかなように、本実施例
の信号で従来の信号と異なる点は、Ｍ ＡＲＫＯＩＮｆ
ｉと？ｖｌＡＲＫ Ｉ ＩＮ線によりＩＩ Ｉ １
１を送出する期間のみであって、それ以外は同じである
。すなわち、従来は０ＰＥＲＡＴＩｏＮＡＬ ＩＮ線
が１１”になってからＡＤＤＲＥＳＳＯＵＴ線が１１０
′Ｈになるまでの間だけであり、チャネル装置２から
のコマンドを解読しないうちに拡張バス使用表示が終了
してしまうために不都合があったのに対して、本実施例
では、拡張バス使用表示の開始は従来と同じであるが、
その後コマンドを解読した後に表示を撤回することがで
き、撤回しない場合には最後まで表示が継続される。
の信号で従来の信号と異なる点は、Ｍ ＡＲＫＯＩＮｆ
ｉと？ｖｌＡＲＫ Ｉ ＩＮ線によりＩＩ Ｉ １
１を送出する期間のみであって、それ以外は同じである
。すなわち、従来は０ＰＥＲＡＴＩｏＮＡＬ ＩＮ線
が１１”になってからＡＤＤＲＥＳＳＯＵＴ線が１１０
′Ｈになるまでの間だけであり、チャネル装置２から
のコマンドを解読しないうちに拡張バス使用表示が終了
してしまうために不都合があったのに対して、本実施例
では、拡張バス使用表示の開始は従来と同じであるが、
その後コマンドを解読した後に表示を撤回することがで
き、撤回しない場合には最後まで表示が継続される。
以上説明したように、本発明によれば、入出力命令の種
類を選択して、真に高速性を必要とするデータ転送時に
のみ拡張バスを使用することが可能となり、Ｃｏｎｌ１
．ｒｏｌ／ ５ｅｎｓｅ：ｌマントのデータ転送のよう
にマイクロプログラムが１バイトごとに転送する場合に
は１本のバスを使用して実行するので、拡張バスを意識
する制御論理が不要となり。
類を選択して、真に高速性を必要とするデータ転送時に
のみ拡張バスを使用することが可能となり、Ｃｏｎｌ１
．ｒｏｌ／ ５ｅｎｓｅ：ｌマントのデータ転送のよう
にマイクロプログラムが１バイトごとに転送する場合に
は１本のバスを使用して実行するので、拡張バスを意識
する制御論理が不要となり。
論理構造を簡単化することができる。
第１図は本発明の一実施例を示すチャネル装置と入出力
制御装置のブロック図、第２図は従来の計算機システム
の接続系統図、第３図は従来の入出力インタフェースの
信号のタイムチャート、第４図は本発明における入出力
インタフェースの信号タイムチャートである。 １：ｃＰＵ、２：チャネル装置、３：入出力制御装置、
４：メインメモリ、５：入出力装こ。 １０．２０ニブリツププロツプ、１５：コマンド屏読回
路、１６：拡張バス使用表示回路、２３：拡張バス使用
表示認識回路、２：データ転送回路。 第 ２ 図 第 ３ 図 １ （Ｑ
制御装置のブロック図、第２図は従来の計算機システム
の接続系統図、第３図は従来の入出力インタフェースの
信号のタイムチャート、第４図は本発明における入出力
インタフェースの信号タイムチャートである。 １：ｃＰＵ、２：チャネル装置、３：入出力制御装置、
４：メインメモリ、５：入出力装こ。 １０．２０ニブリツププロツプ、１５：コマンド屏読回
路、１６：拡張バス使用表示回路、２３：拡張バス使用
表示認識回路、２：データ転送回路。 第 ２ 図 第 ３ 図 １ （Ｑ
Claims (1)
- １、チャネル装置と複数の入出力制御装置が同一の入出
力インタフェース上に接続され、該チャネル装置と該複
数の入出力制御装置間のデータ転送を、１本または複数
本のデータバス線のいずれかを選択して実行するデータ
処理装置において、該入出力制御装置には、複数本のバ
ス線を使用するためのバス幅拡張表示手段と該バス幅拡
張表示手段の表示を撤回する手段を、また該チャネル装
置には、上記バス幅拡張表示を認識する手段とバス幅拡
張表示が撤回されたことを認識する手段を、それぞれ具
備することを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21249386A JPS6367665A (ja) | 1986-09-09 | 1986-09-09 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21249386A JPS6367665A (ja) | 1986-09-09 | 1986-09-09 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6367665A true JPS6367665A (ja) | 1988-03-26 |
Family
ID=16623566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21249386A Pending JPS6367665A (ja) | 1986-09-09 | 1986-09-09 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6367665A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004046851A (ja) * | 2003-06-24 | 2004-02-12 | Canon Inc | バス管理装置及びそれを有する複合機器の制御装置 |
| US7062664B2 (en) | 1997-07-25 | 2006-06-13 | Canon Kabushiki Kaisha | Bus management based on bus status |
-
1986
- 1986-09-09 JP JP21249386A patent/JPS6367665A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7062664B2 (en) | 1997-07-25 | 2006-06-13 | Canon Kabushiki Kaisha | Bus management based on bus status |
| JP2004046851A (ja) * | 2003-06-24 | 2004-02-12 | Canon Inc | バス管理装置及びそれを有する複合機器の制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4467447A (en) | Information transferring apparatus | |
| US5072420A (en) | FIFO control architecture and method for buffer memory access arbitration | |
| JPS5987569A (ja) | デ−タ自動連続処理回路 | |
| JPS6367665A (ja) | デ−タ処理装置 | |
| JPS61123970A (ja) | デ−タ転送制御方式 | |
| JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
| JP3266610B2 (ja) | Ｄｍａ転送方式 | |
| SU1672459A1 (ru) | Устройство дл сопр жени ЭВМ с внешним накопителем | |
| JPS6324508Y2 (ja) | ||
| JP2702832B2 (ja) | 低優先度アダプタの救済制御装置 | |
| JPH03156553A (ja) | Ｄｍａ制御装置および情報処理システム | |
| JPH0429101B2 (ja) | ||
| JP3000977U (ja) | 入出力インタフェース装置 | |
| JPS63292356A (ja) | Ｄｍａ制御装置 | |
| JP2570986B2 (ja) | データ転送制御装置及び方法 | |
| JPH05292130A (ja) | 通信制御用半導体集積回路 | |
| JPS63247859A (ja) | 共有メモリ装置 | |
| JPS6054695B2 (ja) | 周辺機器制御装置 | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JPH0380354A (ja) | パラレルインターフェース | |
| JPH0380359A (ja) | プロセッサ間通信方式 | |
| JPS5884333A (ja) | メモリ制御方式 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPS61196286A (ja) | 表示情報処理装置 | |
| JPH0160862B2 (ja) |