JPS6367686A - 並列画像生成処理装置 - Google Patents
並列画像生成処理装置Info
- Publication number
- JPS6367686A JPS6367686A JP61212204A JP21220486A JPS6367686A JP S6367686 A JPS6367686 A JP S6367686A JP 61212204 A JP61212204 A JP 61212204A JP 21220486 A JP21220486 A JP 21220486A JP S6367686 A JPS6367686 A JP S6367686A
- Authority
- JP
- Japan
- Prior art keywords
- processors
- processor
- image
- charge
- small
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
本発明は、視点から発した探査用光線に)Jづいて3次
元空間上の物体を探知し、当該物体の像を2次元平面上
に(与る画像生成処理装置において、複数のプロセッサ
がそれぞれ複数の小矩形領域を担当し、且つ近接プロセ
ッサ間での情報交換により担当プロセッサを動的にm
IRLで割り当て負荷分散を可能にし、しかも各プロセ
ッサーは担当づる?!2数の小矩形内の画(象の類似性
を利用するようにして、高速の画像生成処理を行うよう
にしたものである。
元空間上の物体を探知し、当該物体の像を2次元平面上
に(与る画像生成処理装置において、複数のプロセッサ
がそれぞれ複数の小矩形領域を担当し、且つ近接プロセ
ッサ間での情報交換により担当プロセッサを動的にm
IRLで割り当て負荷分散を可能にし、しかも各プロセ
ッサーは担当づる?!2数の小矩形内の画(象の類似性
を利用するようにして、高速の画像生成処理を行うよう
にしたものである。
[産業上の利用分野]
本発明は、画像生成処理!A置特に光線追跡法或いはそ
れに類似する方法を利用して画像生成を行うに当たって
、複数のプロセッサにおいて処理負荷を動的に切り替え
て負荷を平均化することを可能にした並列画像生成処理
装置に関する。
れに類似する方法を利用して画像生成を行うに当たって
、複数のプロセッサにおいて処理負荷を動的に切り替え
て負荷を平均化することを可能にした並列画像生成処理
装置に関する。
[従来の技術]
従来から3次元空間上の物体の像を2次元平面上に得る
画像生成処理装置にJ3いては、一般に光線追跡法と呼
ばれる方法を利用することが行われている。第6図はこ
の方式を説明するための説明図である。図中、1は視点
、2は光源、3は探査用光線、4は物体、5は2次元平
面スクリーン、6は反射点、7はスクリーン上の画素、
i−1゜i、i+1はそれぞれのスクリーン上の短形の
領域を表わしている。
画像生成処理装置にJ3いては、一般に光線追跡法と呼
ばれる方法を利用することが行われている。第6図はこ
の方式を説明するための説明図である。図中、1は視点
、2は光源、3は探査用光線、4は物体、5は2次元平
面スクリーン、6は反射点、7はスクリーン上の画素、
i−1゜i、i+1はそれぞれのスクリーン上の短形の
領域を表わしている。
光源2から発せられた光が物体4に当たって反Ojされ
視点1に至るが、この光の通路上に設けたスクリーン5
に当該光の輝度に対応する明るさを持つ点を描くことに
よって物体4の像をスクリーン上に描こうとするもので
ある。上記光線追跡法の場合、不必要な処理を削減する
ために、上述とは逆に視点1から探査用光線を疑似的に
発する形をとり、当該光線3が物体4によって反射され
て光源2に達したとき当該探査用光線3がスクリーン5
と交差するドツト位置に像を描くようにする。
視点1に至るが、この光の通路上に設けたスクリーン5
に当該光の輝度に対応する明るさを持つ点を描くことに
よって物体4の像をスクリーン上に描こうとするもので
ある。上記光線追跡法の場合、不必要な処理を削減する
ために、上述とは逆に視点1から探査用光線を疑似的に
発する形をとり、当該光線3が物体4によって反射され
て光源2に達したとき当該探査用光線3がスクリーン5
と交差するドツト位置に像を描くようにする。
このような処理をシミュレーションする場合、スクリー
ン上の画素毎に独立に処理を行うことができることから
スクリーンをn個の矩形領域に分け、n台のプロセッサ
に割り振って並列処理によって高速処理が可能である。
ン上の画素毎に独立に処理を行うことができることから
スクリーンをn個の矩形領域に分け、n台のプロセッサ
に割り振って並列処理によって高速処理が可能である。
第8図はそのような処理を行うための装置の構成図で、
スクリーン上の各矩形領域の画像を担当するn台のプロ
セッサ(P U o = P LJ T+−1>がバス
9を介してホストコンピュータ8に接続され、ホストコ
ンピュータの管理の下にそれぞれ独立に動作するように
なっている。
スクリーン上の各矩形領域の画像を担当するn台のプロ
セッサ(P U o = P LJ T+−1>がバス
9を介してホストコンピュータ8に接続され、ホストコ
ンピュータの管理の下にそれぞれ独立に動作するように
なっている。
[発明が解決しようとする問題点]
従来の方式では、通常一部のプロセッサ(例えばスクリ
ーン中央部を担当するプロセッサ)に処理負荷が集中す
ることとなり、均一な並列処理とはならない。
ーン中央部を担当するプロセッサ)に処理負荷が集中す
ることとなり、均一な並列処理とはならない。
そのため例えば、1台のプロセッサが担当するスクリー
ン上の領域を矩形ではなく飛び飛びの画素とすることに
より、負荷の確率的な平均化を行う手法がある。光線追
跡法を画素単位に独立に行う限りは、この方法によって
も十分な負荷分散の効果が得られる。しかしながら、一
般に小矩形領域を処理単位としてこの領域内の画素の輝
度が類似しているときは、すべての画素にわたって光線
jD跡は行わず、補間によって中間の画素の輝度を求め
ることにより大幅に処理属を削減できるが、上記飛び飛
びの画素担当方式では、補間による高速化手法が適用で
きないという欠点がある。
ン上の領域を矩形ではなく飛び飛びの画素とすることに
より、負荷の確率的な平均化を行う手法がある。光線追
跡法を画素単位に独立に行う限りは、この方法によって
も十分な負荷分散の効果が得られる。しかしながら、一
般に小矩形領域を処理単位としてこの領域内の画素の輝
度が類似しているときは、すべての画素にわたって光線
jD跡は行わず、補間によって中間の画素の輝度を求め
ることにより大幅に処理属を削減できるが、上記飛び飛
びの画素担当方式では、補間による高速化手法が適用で
きないという欠点がある。
又、別の方式としては、スクリーンをプロセッサの数よ
り多い個数の小矩形領域に分割し、最初は各プロセッサ
に小矩形領域を一つずつ割り撮っておき、処理を終了し
たプロセッサに対しては未処理の小矩形領域を順次vj
り当てることにより動的に負荷の分散を図るものがある
。しかし、この方式では多数プロセッサを一本のバス経
由でホストコンピュータと通信する必要があり、このこ
とが処理のオーバーヘッドを生むという欠点となる。
り多い個数の小矩形領域に分割し、最初は各プロセッサ
に小矩形領域を一つずつ割り撮っておき、処理を終了し
たプロセッサに対しては未処理の小矩形領域を順次vj
り当てることにより動的に負荷の分散を図るものがある
。しかし、この方式では多数プロセッサを一本のバス経
由でホストコンピュータと通信する必要があり、このこ
とが処理のオーバーヘッドを生むという欠点となる。
本発明はこのような点に鑑みてなされもので、動的な負
荷分散を可能にし且つ各プロセッサが(■当する複数の
小矩形内の画像の類似性を利用して補間処理を行うこと
により高速に画像生成処理を行うことのできる並列画像
生成方式を提供することにある。
荷分散を可能にし且つ各プロセッサが(■当する複数の
小矩形内の画像の類似性を利用して補間処理を行うこと
により高速に画像生成処理を行うことのできる並列画像
生成方式を提供することにある。
[問題点を解決するための手段]
第1図は本発明の原理ブロック図である。図において、
11はそれぞれが独立にスクリーンの一部の画素におけ
る像を求めることができる縦横それぞれnlのプロセッ
サ、12はこれら複数個のプロセッサを2次元状の配列
でかつ互いにエンドレス接続となるように接続する通信
路である。このようにnxnのマトリクス状に配された
プロセッサ11はセルとも称されエンドレス接続の通信
路と相まって所謂ドーナツ状ネットワークを構成する。
11はそれぞれが独立にスクリーンの一部の画素におけ
る像を求めることができる縦横それぞれnlのプロセッ
サ、12はこれら複数個のプロセッサを2次元状の配列
でかつ互いにエンドレス接続となるように接続する通信
路である。このようにnxnのマトリクス状に配された
プロセッサ11はセルとも称されエンドレス接続の通信
路と相まって所謂ドーナツ状ネットワークを構成する。
[作用]
本発明はプロセッサ11とホス1−コンピュータ〈図示
せず、〉が通信することなく、2次元格子状に接続され
たプロセッサを近隣のプロセッサ間とのみ通信可能とす
ることにより負荷の動的な分散を行う。この場合、プロ
セッサ間の通信路の帯域が全体としてホスト・コンピュ
ータ間のバスの帯域に比較して十分に広いため、負荷の
分散のための通信はオーバーヘッドが少ない。又、処理
単位を小矩形としているため補間による高速化手法を同
時に適用することができる。
せず、〉が通信することなく、2次元格子状に接続され
たプロセッサを近隣のプロセッサ間とのみ通信可能とす
ることにより負荷の動的な分散を行う。この場合、プロ
セッサ間の通信路の帯域が全体としてホスト・コンピュ
ータ間のバスの帯域に比較して十分に広いため、負荷の
分散のための通信はオーバーヘッドが少ない。又、処理
単位を小矩形としているため補間による高速化手法を同
時に適用することができる。
本発明では、視点から発した探査用光線が3次元空間上
の物体によって反射や透過を受けて光源に到達するか否
かを探知して前記物体の像を2次元平面上に得る画像生
成装置において、複数のプロセッサ11に前記2次元平
面上の複数の小矩形領域を担当させ、画像生成を行う際
に上下左右の近隣のプロセッサの内から負荷の少ないプ
ロセッサを選出して担当を割り当てるようにすることに
より、動的に負荷分散を行い、且つ各プロセッサが担当
する複数の小矩形内の画像の類似性を利用して中間の画
素に対して補間処理により画作を147るようにするこ
とにより高速な画像生成処理を可能にする。
の物体によって反射や透過を受けて光源に到達するか否
かを探知して前記物体の像を2次元平面上に得る画像生
成装置において、複数のプロセッサ11に前記2次元平
面上の複数の小矩形領域を担当させ、画像生成を行う際
に上下左右の近隣のプロセッサの内から負荷の少ないプ
ロセッサを選出して担当を割り当てるようにすることに
より、動的に負荷分散を行い、且つ各プロセッサが担当
する複数の小矩形内の画像の類似性を利用して中間の画
素に対して補間処理により画作を147るようにするこ
とにより高速な画像生成処理を可能にする。
[実施例コ
以下、図面を参照して本発明の実施例を詳細に説明する
。第2図は本発明の一実施例を示す構成ブロック図であ
る。第1図と同一のものは同一の符号を付して示す。図
において、11はセルと称するプロセッサエレメント、
13はホストコンピュータ、14はセルとポストコンピ
ュータを結ぶデータ放送バス、15は画像が表示される
カラーモニタ、16はセル内に生成された画像データを
カラーモニタ15に送るために使用される両独表示バス
である。各セルのプロセッサは上下左右に隣接するプロ
セッサと前記したエンドレス通信路14で結ばれている
。末端のセルはそれぞれ反対側のセルのプロセッサと接
続され、全体としてエンドレスの連結構造となっている
。本発明はこのように2次元格子状に接続されたプロセ
ッサアレイ上で実現される。
。第2図は本発明の一実施例を示す構成ブロック図であ
る。第1図と同一のものは同一の符号を付して示す。図
において、11はセルと称するプロセッサエレメント、
13はホストコンピュータ、14はセルとポストコンピ
ュータを結ぶデータ放送バス、15は画像が表示される
カラーモニタ、16はセル内に生成された画像データを
カラーモニタ15に送るために使用される両独表示バス
である。各セルのプロセッサは上下左右に隣接するプロ
セッサと前記したエンドレス通信路14で結ばれている
。末端のセルはそれぞれ反対側のセルのプロセッサと接
続され、全体としてエンドレスの連結構造となっている
。本発明はこのように2次元格子状に接続されたプロセ
ッサアレイ上で実現される。
さて、プロセッサの個数を第2図に示すように縦横それ
ぞれn個(従って、nxn個のプロセッサが必要)とし
、又、スクリーンを第3図に示すように縦横それぞれn
×k個に分割する(従って、スクリーンは(n×k)2
の矩形に分割される)。分割された最小の矩形を小矩形
Rと呼ぶことにする。
ぞれn個(従って、nxn個のプロセッサが必要)とし
、又、スクリーンを第3図に示すように縦横それぞれn
×k個に分割する(従って、スクリーンは(n×k)2
の矩形に分割される)。分割された最小の矩形を小矩形
Rと呼ぶことにする。
そして、プロセッサP (i 、 j ) (t 、
j =0゜1、・・・・・・、n−1)の担当領域と
して、R(nx L+i 、 nx L+j )
=・(1)但し、L=0.1.・・・・・・、に−1
で表される小矩形Rを左上とし、それから右及び下の方
向にそれぞれ8個(S≦n)にわたる矩形群の領域と定
める。この領域は82個の小矩形からなる矩形領域であ
り、これをブロックと呼ぶ。
j =0゜1、・・・・・・、n−1)の担当領域と
して、R(nx L+i 、 nx L+j )
=・(1)但し、L=0.1.・・・・・・、に−1
で表される小矩形Rを左上とし、それから右及び下の方
向にそれぞれ8個(S≦n)にわたる矩形群の領域と定
める。この領域は82個の小矩形からなる矩形領域であ
り、これをブロックと呼ぶ。
ブロックの一例を第4図に示す。例えば、プロセッサP
(0,0>の担当する領域((1)式から明らかなよう
に全部でに2個ある)の一つは、第3図に示すように、
左上r((0,0>の小矩形と右下R(S−1,8−1
)の小矩形を対角とする矩形領域である(この場合の矩
形のアドレスは第4図に示す矩形アドレスと同じになる
)。
(0,0>の担当する領域((1)式から明らかなよう
に全部でに2個ある)の一つは、第3図に示すように、
左上r((0,0>の小矩形と右下R(S−1,8−1
)の小矩形を対角とする矩形領域である(この場合の矩
形のアドレスは第4図に示す矩形アドレスと同じになる
)。
更にわかりやスフ説明すれば、今仮にn =k =3.
8−2とすると、プロセッサは9周であり、スクリーン
が9×9個の小矩形に分割され、各ブロックは4個の小
矩形で構成されることになる。
8−2とすると、プロセッサは9周であり、スクリーン
が9×9個の小矩形に分割され、各ブロックは4個の小
矩形で構成されることになる。
例えば、プロセッサP (0,0)は第5図(イ)に示
すような領域の9個のブロックを(■当し、P(1,1
>は第5図(ロ)に示すような領域の9個のブロックを
担当することになる。
すような領域の9個のブロックを(■当し、P(1,1
>は第5図(ロ)に示すような領域の9個のブロックを
担当することになる。
このような割り撮りを行うと、スクリーンの全ての小矩
形のそれぞれについて82台のプロセッサが担当しくq
ることになる。実際には何れか一つのプロセッサがその
小矩形を担当づ−ることになるが、とのプロセッサに担
当させるかを動的に決めることにより、負荷の分散が可
能となる。
形のそれぞれについて82台のプロセッサが担当しくq
ることになる。実際には何れか一つのプロセッサがその
小矩形を担当づ−ることになるが、とのプロセッサに担
当させるかを動的に決めることにより、負荷の分散が可
能となる。
次に隣接プロセッサ間の通信を用いた負荷分散処理法に
ついて説明する。プロセッサP(i、j)が担当するあ
る任2依の1ブロツク(82個の小矩形からなる)を考
える。そのブロック内の小矩形領域R1x、y)(x、
y=o+ 1.・・・・・・、5−1)の担当するプロ
セッサは、 P ((i −8+ 1+x )%n 、 (j−8
+1+y)%n) Pli+X)%n、(j+y)%n)の2つを対角に持
つ矩形状の82個のプロセッサである。
ついて説明する。プロセッサP(i、j)が担当するあ
る任2依の1ブロツク(82個の小矩形からなる)を考
える。そのブロック内の小矩形領域R1x、y)(x、
y=o+ 1.・・・・・・、5−1)の担当するプロ
セッサは、 P ((i −8+ 1+x )%n 、 (j−8
+1+y)%n) Pli+X)%n、(j+y)%n)の2つを対角に持
つ矩形状の82個のプロセッサである。
ここに、記号%は、剰余の計算を行うための演算子で、
左項を6項で割ったときの余りの数値を演篩結果とする
ものである。
左項を6項で割ったときの余りの数値を演篩結果とする
ものである。
例えば、S=2とした場合、ブロック内の小矩形領域R
(0,O)を担当する各プロセッサは、第6図のように
なる(担当領域の重畳関係を明瞭にするために各プロセ
ッサの担当領域を少しずらせて描いである)。
(0,O)を担当する各プロセッサは、第6図のように
なる(担当領域の重畳関係を明瞭にするために各プロセ
ッサの担当領域を少しずらせて描いである)。
動的負荷分散の手順は次のように行う。各プロセッサは
担当する小短形領域内の未処理のものを選んで処理する
。各プロセッサは新しい小矩形領域の処理を開始したら
、この小矩形ft域を共通に担当する52−1個の近隣
のプロセッサに小矩形領域のアドレスと自分のプロセッ
サ番号を通知する。通知を受けたプロセッサはこの領域
に処理済のマークを付けておく。もし、通知が発せられ
てから届くまでの間に他のプロセッサが同じ小矩形領域
の処理を開始したときは、予め設定しであるプロセッサ
間の優先順位に基づき、優先度の低い方がこの小矩形の
処理をキャンセルする。このような手続はホストコンピ
ュータ13を経由することなく、近接プロセッサ間で行
われる。処理の結果はカラーモニタ15に表示される。
担当する小短形領域内の未処理のものを選んで処理する
。各プロセッサは新しい小矩形領域の処理を開始したら
、この小矩形ft域を共通に担当する52−1個の近隣
のプロセッサに小矩形領域のアドレスと自分のプロセッ
サ番号を通知する。通知を受けたプロセッサはこの領域
に処理済のマークを付けておく。もし、通知が発せられ
てから届くまでの間に他のプロセッサが同じ小矩形領域
の処理を開始したときは、予め設定しであるプロセッサ
間の優先順位に基づき、優先度の低い方がこの小矩形の
処理をキャンセルする。このような手続はホストコンピ
ュータ13を経由することなく、近接プロセッサ間で行
われる。処理の結果はカラーモニタ15に表示される。
このようにして各プロセッサの負荷を動的に分散させて
均等化することができる。尚、処理単位を小矩形とした
ことにより、類似性のある画像が並ぶような場合にはそ
の中間に在る小矩形における画像を補lff191B理
により求めることができるので、そのような処理手法を
採用することにより画像生成の高速化を図ることができ
る。
均等化することができる。尚、処理単位を小矩形とした
ことにより、類似性のある画像が並ぶような場合にはそ
の中間に在る小矩形における画像を補lff191B理
により求めることができるので、そのような処理手法を
採用することにより画像生成の高速化を図ることができ
る。
[発明の効果]
以上詳細に説明したように本発明によれば、ホストコン
ピュータとプロセッサ群とが通信を行うことなしに、プ
ロセッサが近接プロセッサとのみ通信を行って動的な負
荷分散を行うことができ、負荷分散のためのオーバーヘ
ッドを11減することができる効果がある。
ピュータとプロセッサ群とが通信を行うことなしに、プ
ロセッサが近接プロセッサとのみ通信を行って動的な負
荷分散を行うことができ、負荷分散のためのオーバーヘ
ッドを11減することができる効果がある。
第1図は本発明の原理ブロック図、第2図は本発明の一
実施例を示す構成ブロック図、第3図はスクリーンの分
割小矩形領域を示す図、第4図はブロック内の小矩形の
アドレスを示す図、第5図はプロセッサの担当領域を説
明するための説明図、第6図は小矩形を共通に担当する
プロセッサの一群を示すための説明図、第7図は光線追
跡法を説明するための説明図、第8図は従来の装置の構
成図である。 図において、 11はプロセッサ、 12はホストコンピュータ、 13はデータ放送バス、 14は通信路、 15は画像表示バス、 16はカラーモニタである。 特許出願人 富 士 通 株 式 会、7社
−]−、本発明の原理ブロック図 第1図 スクリーン平面の分割小矢凹分1に 第3図 ブロック内の小矩形の7ドレス 第4図
実施例を示す構成ブロック図、第3図はスクリーンの分
割小矩形領域を示す図、第4図はブロック内の小矩形の
アドレスを示す図、第5図はプロセッサの担当領域を説
明するための説明図、第6図は小矩形を共通に担当する
プロセッサの一群を示すための説明図、第7図は光線追
跡法を説明するための説明図、第8図は従来の装置の構
成図である。 図において、 11はプロセッサ、 12はホストコンピュータ、 13はデータ放送バス、 14は通信路、 15は画像表示バス、 16はカラーモニタである。 特許出願人 富 士 通 株 式 会、7社
−]−、本発明の原理ブロック図 第1図 スクリーン平面の分割小矢凹分1に 第3図 ブロック内の小矩形の7ドレス 第4図
Claims (1)
- 【特許請求の範囲】 視点から発した探査用光線が3次元空間上の物体によつ
て反射乃至は透過を受けて光源に到達するか否かを探知
し、前記物体の像を2次元スクリーン平面上に得る画像
生成処理装置において、それぞれが独立に前記スクリー
ンの一部の画素における像を求めることができる縦横そ
れぞれn個のプロセッサ(11)と、 この複数のプロセッサを2次元状の配列でかつ互いにエ
ンドレス接続となるように接続する通信路(12)とを
具備し、 前記スクリーンを縦横それぞれn×k個の小矩形Rに分
割し、プロセッサP(i、j)(但し、i、j=0、1
、・・・・・・、n−1)の担当領域として、小矩形R
(n×L+i、n×L+j)(但し、L=0、1、・・
・・・・、k−1)を左上として、それから右及び下の
方向にS個(S≦n)分の長さを有する矩形状の領域と
定め、 これらの各矩形状の領域(ブロック)内の各小矩形領域
Rに対して担当し得る近隣のプロセッサの内で予め定め
た優先順位の高いプロセッサが優先して処理に当たるよ
うに割り振って負荷分散を均等化したことを特徴とする
画像生成処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61212204A JPS6367686A (ja) | 1986-09-09 | 1986-09-09 | 並列画像生成処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61212204A JPS6367686A (ja) | 1986-09-09 | 1986-09-09 | 並列画像生成処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6367686A true JPS6367686A (ja) | 1988-03-26 |
Family
ID=16618644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61212204A Pending JPS6367686A (ja) | 1986-09-09 | 1986-09-09 | 並列画像生成処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6367686A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007206987A (ja) * | 2006-02-01 | 2007-08-16 | Nomura Research Institute Ltd | 格子型コンピュータシステム、タスク割り当てプログラム |
| JP2009121445A (ja) * | 2007-11-19 | 2009-06-04 | Nippon Telegr & Teleph Corp <Ntt> | 回転装置 |
| GB2516288A (en) * | 2013-07-18 | 2015-01-21 | Imagination Tech Ltd | Image processing system |
-
1986
- 1986-09-09 JP JP61212204A patent/JPS6367686A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007206987A (ja) * | 2006-02-01 | 2007-08-16 | Nomura Research Institute Ltd | 格子型コンピュータシステム、タスク割り当てプログラム |
| JP2009121445A (ja) * | 2007-11-19 | 2009-06-04 | Nippon Telegr & Teleph Corp <Ntt> | 回転装置 |
| GB2516288A (en) * | 2013-07-18 | 2015-01-21 | Imagination Tech Ltd | Image processing system |
| GB2516288B (en) * | 2013-07-18 | 2015-04-08 | Imagination Tech Ltd | Image processing system |
| US9584719B2 (en) | 2013-07-18 | 2017-02-28 | Imagination Technologies Limited | Multi-line image processing with parallel processing units |
| US9779470B2 (en) | 2013-07-18 | 2017-10-03 | Imagination Technologies Limited | Multi-line image processing with parallel processing units |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001801B1 (ko) | 화상확대방법 및 장치 | |
| CA2044931C (en) | Multiwindow display control method and apparatus | |
| US5757374A (en) | Method and apparatus for performing texture mapping | |
| EP0582875B1 (en) | Apparatus for parallel image generation | |
| US7358974B2 (en) | Method and system for minimizing an amount of data needed to test data against subarea boundaries in spatially composited digital video | |
| EP0300703A2 (en) | Depth buffer priority processing for real time computer image generating systems | |
| EP0202014A2 (en) | Improvements in video image creation systems | |
| CA2146697A1 (en) | Image generation architecture employing tri-level fixed interleave processing and distribution buses | |
| CN115129483B (zh) | 一种基于显示区域划分的多显卡协同显示方法 | |
| US7248234B2 (en) | Image display apparatus having delta arrangement type screen and image conversion method for display | |
| US6091425A (en) | Constant multisample image coverage mask | |
| JPS6367686A (ja) | 並列画像生成処理装置 | |
| US5943057A (en) | Method and apparatus for processing three-dimensional picture information | |
| JPH0468986A (ja) | 動画像差検出装置 | |
| Kajiya et al. | A random-access video frame buffer | |
| US7171059B1 (en) | Method and apparatus for two-dimensional image scaling | |
| JP2737898B2 (ja) | ベクトル描画装置 | |
| Ishii et al. | Cellular array processor CAP and applications | |
| CN112181338A (zh) | 一种分屏显示方法、装置、设备及介质 | |
| JPS6247785A (ja) | 近傍画像処理装置 | |
| JPH0269878A (ja) | 画像データのラベル付け方式 | |
| JPH0814853B2 (ja) | 並列レイトレーシングの負荷分散処理方法 | |
| CN121767523A (zh) | 渲染图片的方法、装置及存储介质 | |
| US20030122846A1 (en) | Method of processing an image for display and system of same | |
| JP2006338366A (ja) | 画像分散処理装置、画像分散処理方法、画像分散処理プログラム |